脉冲信号的数控延迟及在时间频率计量中的应用

　　一、概述

　　脉冲信号的数控延迟是利用计数器的分频作用,通过对计数器初始状态的预置及对计数功能的控制,得到两路具有可变延迟时间差的脉冲信号。采用数控的脉冲信号延迟电路能在一定的重复频率下提供精确的延迟脉冲。可以作为时间频率计量中某些检定项目的标准信号源使用。

　　二、数控脉冲延迟原理

　　数控脉冲延迟器的延迟原理可由图1说明。

　　频率源输出的固定频率信号fs分为两路:一路送入固定分频器(B路),其分频数为N,初始状态为0。在第一个脉冲到达分频器后,分频器从0开始计数。经过N个脉冲周期,分频器开始输出重复频率为f2=fs/N的脉冲信号。由频率源输出的另一路信号送入分频数也为N的可预置分频器(A路),其输出f1也是重复频率为fs/N的脉冲。但由于可预置分频器的初始状态可由数据设置端D1～Dn任意设定,假定设置为M,且0≤M≤N,则当第一个脉冲到达可预置分频器时,可预置分频器从M开始计数。这样,只需经过N-M个脉冲周期,在可预置分频器的输出端即产生了重复频率为fs/N的脉冲信号。其脉冲周期与固定分频器输出脉冲周期相等,但f1的脉冲前沿则较f2提前了

　　也就是说,通过固定分频器的脉冲信号相对于通过预置分频器的脉冲信号延迟了Mτs。如图2所示。

　　在随后的fs脉冲信号作用下,两路分频器持续输出重复频率为fs/N的脉冲信号,且两路信号之间始终保持Mτs的延迟时间。

　　分频式脉冲延迟的延迟时间在0～Nτs之间步进可变。最小步进间隔为输入信号fs的一个周期,即1τs。因此,当选用不同的分频次数N和频率源输入频率fs时,可使输出脉冲的重复频率及延迟时间在相当宽的范围内变化。

　　三、电路组成

　　数控脉冲延迟器电路原理如图3所示。

　　两路分频器均由十进制可预置分频器74LS192构成(图中仅画出两级)。第一路(A路)分频器预置数由D1～D8输入。第二路(B路)预置端全部接地,预置为0。两路分频器的分频数均为100。

　　74LS122用作预置分频器的置位信号控制:当D1～D8置位数据设置完成后,按下设置键K, 74LS122的Q端输出一个单稳脉冲加至各74LS192的置位控制端Ld而对两路分频器置位。

　　对于计数/分频器74LS192,若在置位完毕,置位信号由低电平跳至高电平的同时,有计数脉冲加至计数输入端,则有可能引起计数值出错而使延迟时间与预置值不符。为确保不出现上述情况,采用D触发器74LS74在置位期间封锁时钟信号。

　　分频器的级数可根据使用需要而设置。而最小步进时间则受电路中元件能正常工作下的最高输入频率限制。对于74LS系列的TTL电路,其最高输入频率可达30 MHz以上。而若采用74S系列的超高速TTL电路,输入频率更可高达100MHz,此时可获得10ns的步进延迟时间。