数字电子钟的EDA实现详例

    1 EDA 课程设计实验板

    本设计要求使用我校自行研制的 EDA 课程设计实验板，利用 QuartusII 软件设计一个数字电子钟。 实验板采用了 AL-TERA 公司的 CPLD 芯片 EPM240，同时为了节省引脚资源，本硬件模块采用了动态刷新显示的设计思想。 四个七段数码管的段选被并到一起， 通过分别控制位选的方法来实现动态刷新显示的效果。 由于本硬件试验板只有四个七段数码管，故本设计只设计电子钟的“秒”“分”位。 同时实验板能提供频率为 32768Hz的基准脉冲，和四个未经去抖常态为高电平的按键。

    2 电子钟整体功能描述

    根据设计思路可构造出数字电子钟电路的结构框图如图 1。

    数字电子钟的工作原理：由晶振 模 块 提 供 32768Hz 的 稳 定 脉冲，经分频后可输出标准秒脉冲信号。 秒位计满 60 后向分位产生进位脉冲。功能选择电路共三个状态即状态 0，状态 1 和状态 2。 状态 0时电路正常计时；状态 1 时由校时电路对秒位进行校时；状态 3 时由校时电路对分位进行校时。校时电路由去抖单脉冲电路产生稳定地单脉冲信号，并通过门控电路来改变分秒位的数值。

    3 动态刷新显示电路设计

    由于硬件实验板为动态刷新设计方式故电路设计也应采用动态刷新的驱动方式，设计电路图如图 2 所示。动态刷新由一个2－4 译码器元件 74139 来控制位选，由一个四位四路数据选择器元件 B 来提供段选信号，四位四路数据选择器可由 QuartusII软件平台的宏函数功能设计。 同时采用一个两位输出计数器 A来把位选信号跟段选信号联系起来。 计数器 A 输出端将信号输入到 74139 经译码选择位选，同时信号也输入到数据选择器来选择应该被显示是段选信号数据。 当 Q₁Q₀＝00 时选择秒个位数据，由 L1 为高电平选择秒个位显示。 当 Q₁Q₀＝01 时选择秒十位数据，由 L2 为高电平选择秒十位显示。 当 Q₁Q₀＝10 时选择分个位数据，由 L3 为高电平选择分个位显示。 当 Q₁Q₀＝11 时选择分十位数据，由 L4 为高电平选择分十位显示。

    本设计要求秒分位之间需要有频率为每秒一次闪烁的小数点。 即 L3 选中的七段数码显示管的 dp 段。 因此当计数器 A 输出 Q₁Q₀＝10 时，选通信号经如图 2 所示的与门 inst15 通过然后将秒脉冲从与门 inst22 引进来点亮第三个七段数码显示管的dp 段。

    图 2 中元件 seg 为用 VHDL 硬件描述语言编写的七段数码管显示元件， 其功能是将从四位数据选择器中输入的数据转换成七段数码管的显示码显示出来。