MAX＋PLUSⅡ软件是一种易学易用的设计开发环境,它在数字电路设计中的应用越来越广泛。基于此,首先介绍了MAX＋PLUSⅡ软件常用的设计输入方法;其次设计了十进制计数电路,并用MAX＋PLUSⅡ软件对电路进行了仿真;最后将该电路图下载到实验箱验证了其功能的正确性。

提出一种在FPGA器件上实现流水线并行FIR滤波器结构。首先从理论上分析有限冲激响应（FIR）数字滤波器的特点，并推出利用FPGA器件实现的可行性及其基本结构。接着利用VHDL实现每个模块，并对其进行仿真。

简单介绍了一种典型的CMOS图像传感器G9203-256D，主要用于近红外光谱仪的设计。介绍了此传感器的的驱动电路的设计过程，具体介绍了驱动电路中驱动电压和驱动时序的设计过程。驱动时序基于CPLD器件设计，采用VHDL语言编写程序简化了硬件逻辑设计过程，电路简洁，控制可靠。

分析了HDB3编解码原理，提出了一种适合于在现场可编程门阵列FPGA上实现的HDB3编译码器的硬件实现方案，在FPGA上完成了布局布线和时序仿真，最后给出了仿真和实验结果。结果表明该方案切实可行，编译码器运行稳定可靠，已用于实际项目中。

介绍了基于Actel反熔丝FPGA的嫦娥一号卫星干涉成像光谱仪时序控制模块设计．概述了时序控制模块的功能要求，详细描述了时序控制模块外部时序接口和内部时序接口，给出了时序控制模块设计的参量配置、逻辑结构和简要结果．各项地面试验和一年的在轨飞行结果表明该设计合理可靠．

可编程逻辑器件（PLD）在嵌入式系统中的应用越来越广泛。文中针对PLD与高速嵌入式单片机AVR间的通信，设计了一种采用读写方式的总线接口模块，用硬件编成语言VHDL在Ahera公司的MaxⅡ系列器件EPM570中实现，通过仿真验证其能够完全满足通信功能；并简要介绍了PLD开发的流程。

介绍一种基于VHDL的可变速彩灯控制器的设计方案,该系统无需外加输入信号,只需一个时钟信号就能实现以4种不同速度循环演示8种花型。该系统较以前的传统设计具有硬件电路简单、体积小、功耗低、可靠性高等特点,特别是可以在不修改硬件电路的基础上,仅通过更改软件就能实现任意修改花型的编程控制方案,而且设计非常方便,设计的电路保密性强。

CAN在民用、工业等领域已经应用广泛，在航天领域也逐渐成为星上总线之一。本文结合CAN总线在国内外航天小卫星领域中的实践应用，描述了CAN总线的特点和CAN总线的工作原理，从协议上分析了CAN总线航天应用的可行性，从苍片选用、原理设计、接口实现、通信软件设计等方面阐述了CAN总线在我国航天领域的应用。

在Max＋PlusⅡ环境下用VHDL完成了电梯状态控制核心程序的设计和编程。并用Synplify Pro综合软件对程序进行了优化综合。通过三层电梯控制系统的仿真和实验模拟，表明了此方法的高效性和灵活性。

以FPGA为核心的数字秒表，具有外围电路少、集成度高、可靠性强等特点。该数字秒表的设计是以VHDL为开发工具，以Quartus Ⅱ为软件平台，采用模块化设计，并通过数码管驱动电路动态显示计时结果。给出部分模块的VHDL源程序和仿真结果，仿真结果表明该设计方案的正确，展示了VHDL语言的强大功能和优秀特性。