用波形分析法设计同步十进制加法计数器

 罗春华 益阳电子工业学校 413001

根据JK触发器的功能，通过观察和分析同步十进制加法计数器的输出波形，找出各JK触发器的连接方式，从而完成同步十进制加法计数器的设计。

前言

    作者从事电子专业教学工作多年，平时总喜欢用小同的方法来解决同一专业性问题，并想以此来影响自己的学生，以期望通过言传身教的方式，来挖掘学生的潜力、培养学生的创新意识和创造力。用波形分析法设计同步}一进制加法计数器，便是在这种教学理念的引领卜，通过探索和思考，由作者自创的一种设计方法。卜而是该设计方法的详细步骤。

1初步设想

        1. 1十进制数一共有十个小同的数码（０１２３４５６７８９），在数字电路中，每个十进制数码都用二进制代码表示。这样，至少需要四位的二进制代码才行（２4＝ 16 ＞ 10），习惯上，一般采用 8421BCD 码。

1.2 JK触发器具有记忆和计数功能，可用做计数器的基本单元。但是，每个JK触发器只能表示一位二进制代码，所以，共需要四个 JK 触发器。

1.3 因是同步计数器，故需要将CP脉冲同时接入到各JK触发器的时钟脉冲输入端 。

有了上述的初步设想，计数器电路的雏形就出来了，如图１所示。

在电路有了一个基本的框架后，剩下的事情就是：采用适当的方式连接好各触发器的输入输出端，使电路具备我们所期望的功能。必要时，可能要加入一些组合逻辑电路。

2 前期准备工作

因为我们的设计目标是明确的——设计一个同步十进制加法计数器（以下简称计数器），因此，该电路的状态表以及各触发器的输出波形就是已知的了。下面不妨列出该电路应该具备的状态表（如表１所示），并画出各触发器应该输出的波形（如图２所示）。为了设计的方便，我们把 JK 触发器的真值表也列在下面（如表２ 所 示 ）。

3 正式设计

3.1 关于FF0的连接

从状态表和Ｑ0端的波形可以看出，每输入一个CP脉冲，FF0的输出状态就必须翻转一次，这就要求FF0始终工作在计数状态，即要求Ｊ＝Ｋ＝１，因此，只需把Ｊ、Ｋ两端悬空（仅对ＴＴＬ电路而言）或都接到电源的高电位端就行了（如图１中的 F F0所示）。

3.2 关于FF1的连接

根据 JK 触发器的功能，有多种方案可以得到Ｑ1端的波形（见图２），如第一个 CP 脉冲下降沿以后，Q1的 0 态可以利用触发器的保持功能得到，也可以利用触发器的置0功能得到。又如在第二个CP脉冲的下降沿，Q1由 0 态翻转到 1 态，可以利用触发器的置 1功能得到，也可用触发器的计数功能得到。经过筛选，我们发现：把Ｊ、Ｋ两端接在一起，并输入如图３所示的 J、K 波形是一种比较简单的方案（为了便于观察和分析，我们把 CP脉冲和Ｑ1端的波形也画在图３中，后续的波形分析中，也依此法）。