基于CPLD的8位400MSPS高速信号采集卡设计

1　信号采集卡的性能指标

单通道接入信号,带宽70 MHz,共模抑制比为40 dB,增益范围-20~60 dB可调。采样频率最大为400 MHz,分四路异步存入缓存,采样深度最大为2 048 kB,一次采样结束后,由CPLD完成数据处理,通过PCI总线同步送入上位机进行处理显示。实现基于PCI的高速高精度信号采集。采集卡触发方式分为内触发和外触发,两种触发时钟分别由上位机和外部时钟提供,采用TTL电平。

根据奈奎斯特采样定律,要保证对原信号的采集不失真,采样频率须保持在原信号最高频率的2倍以上。实际上,要保证尽可能高的采集精度,采样频率宜做到原信号频率的10倍以上。以最高输入频率为40 MHz的信号为例,须采用400MSPS的A/D转换器件。笔者以两片采样率200 MHz的AD9054作为A/D转换器件,对同一模拟信号采样,实现四个通道100MSPS的异步A/D转换,从而达到400 MHz的超高频采样率,直接满足对40 MHz信号的采样要求。

2　信号采集卡的电路设计

信号采集卡的硬件电路主要包括:模拟信号采集放大电路、数字信号处理电路和PCI总线接口电路(图1)。

2.1　模拟信号采集放大电路

该信号采集卡设计用作超声回波信号采集,工作环境中不可避免地有许多较强的电气干扰,其中以继电器和电机为最大的干扰源,噪声类型以共模噪声为主,传播路径为空间辐射和导线传导。实际上,由于噪声源功率强大,虽采集卡尽可能屏蔽噪声源,一定程度上削弱了共模噪声的耦合强度,但回波信号较弱(有时其信号峰-峰值只有几毫伏至几十毫伏),这时引入系统的信号中仍含有足以造成失真的共模噪声,因而在作后续处理前,首先要做的就是尽可能地再次削弱共模噪声。系统采用AD830构成双端输入单端输出差动电路,共模抑制比可达40 dB,另外该设计也可满足阻抗匹配要求,具体原理如图2。

其中V1表示输入信号电平,V2表示输入信号地电平,单端输出信号电平Vout=V1-V2,参考点为采集卡系统地,需要说明的是这里采集卡系统地通过一个感性器件Zcm与输入信号地相连,一方面保证直流的通过,使信号与采集卡共地,保持信号的稳定性;另一方面也保证高频的共模噪声不会因此进入系统地,或者说尽可能少地进入板地。图3为示波器所测实际电路信号与信号地上耦合的共模信号削减情况。图中上下两线分别为两通道测量信号与信号地上的共模噪声,中间通道表示差动后的结果。差动处理后的信号一般仍比较微弱,需要放大器件进行放大,以便满足A/D转换量程(1Vp-p)要求,使得采集效果最优,同时也可以提高信号在板上传递过程中的抗干扰能力。系统采用两片AD603级联,70 MHz带宽,程控增益范围-20~60 dB,几毫伏的微弱输入信号也可实现满量程A/D转换。其增益控制由CPLD接受上位机设定数值,通过DAC给出比较电压实现。