基于ASIC的Si-PIN探测器读出系统

　　随着大规模阵列固态探测器在航天、核医学、工业成像、安检以及核物理等领域上的应用,系统中探测器的通道数量越来越庞大,若采用分离元器件组成前端读出电子学,会造成系统庞大复杂、可靠性差、功耗大的缺点。ASIC(Application Specific Integrated Circuit)可以集成多通道的前端电子学于一个芯片之中,有效地降低了系统复杂度和功耗,提高了可靠性;同时,由于ASIC芯片可编程的特点,我们可以方便地对前端电子学的参数进行设置,使之具有可移植性,能够更广泛地适用于多种类型的探测器。在设计多通道大面积Si-PIN探测器读出系统时,我们选用了美国NOVARAD公司研制的RENA-3芯片,这是一种集成了多个通道前端电子学的ASIC芯片,适用于多种固态探测器,包括CdTe, CdZnTe, Ge, GaAs,HgI2,PbI2,Se和Si探测器。

　　1　RENA-3芯片概述

　　RENA-3[1]芯片是一种新型的ASIC,它集成了36个通道的电荷灵敏前置放大器、成形、峰保、阈值设置和触发等一系列前端电子学。RENA-3芯片中的电荷灵敏前置放大器具有极低噪声的特点,并且具有自复位功能,可以支持正负双极性信号输入,成形时间从0.4μs到40μs可调,从而广泛适用于多种探测器。RENA-3芯片还包含由比较器和DAC组成的触发产生电路和阈值设置电路,阈值8bit精确可调。RENA-3还可以用菊花链的方式多片串联起来用一个控制电路控制,这样就可以有效减小RENA-3周边控制电路的规模。

　　图1表示了RENA-3芯片中单个通道的框图,其主要性能参数见表1。

　　2　SI-PIN探测器读出系统

　　2·1　系统结构

　　SI-PIN探测器读出系统包括探测器数据采集系统、数据管理系统和PC端控制应用软件。

　　在数据采集系统中,我们采用FPGA控制RENA-3的读出时序,用ADC对RENA-3输出的峰保信号进行模数变换,将数据信息暂存在FPGA中的FIFO缓冲区内,最后FPGA将数据通过LVDS接口发送给数据管理系统。

　　数据管理系统包括FPGA,LVDS接口和USB接口,LVDS接口负责接收数据采集系统采集到的数据,并且负责发送控制命令给数据采集系统;USB接口负责和PC端之间的通信,包括传递数据和命令。

　　2·2　RENA-3的控制

　　2.2.1 RENA-3的初始化配置

　　在控制RENA-3正常的工作之前,首先要用配置数据流对RENA-3中的各个通道进行初始化配置。每个通道都含有一个41位的配置寄存器,其中包含了该通道前置放大器的放大倍数、成形电路的成形时间、触发电路的阈值、工作模式等设定参数信息。配置过程是:由PC端发出配置指令,将配置参数传给数管,再由数管传递给数采,最后由数采上的FPGA将配置数据流写入RENA-3芯片之中。