基于FPGA的惯性平台嵌入式调平系统设计

　　0　引　　言

　　惯性平台的“三自”技术[1]是惯性平台测试技术的发展方向,它可以使惯性平台摆脱庞大的地面测试设备,很大程度的提高惯性平台的机动性和快速性。而作为惯性平台“三自”技术的一重要方面,惯性平台的嵌入式调平系统的设计面临很多问题。首先是要能够达到惯性平台调平指标的要求;然后是要尽量简化调平系统的结构,以适应惯性平台的内部环境;最后是要尽可能高的提高系统的自动化程度。

　　本文在深入研究了某型号惯性平台的调平原理后,设计了一种新型的嵌入式调平系统[2]。实验表明该系统能够在保证调平指标要求的情况下,具有很高的自动化程度,而且系统的集成度非常高,完全满足简化系统结构的要求。本系统的整体电路连接关系如图1所示。惯性平台上的调平电子积分器的输出电压经过一电压频率转换电路后变成与之成正比的频率信号,该频率信号经过光耦隔离后,送至FPGA进行分析处理,FPGA根据一定的控制规律产生占空比可调的方波信号,控制施矩电路在陀螺仪力矩器上的施矩电流,使陀螺仪进动,最后通过惯性平台稳定回路的工作达到平台调平的目的。

　　1　电压频率转换电路

　　通过查阅惯性平台的资料可知,调平电子积分器输出的失调电压为1模拟量,不能够直接送入FPGA进行处理,必须经过数模转换,经过充分论证,决定采用电压频率转换电路完成对模拟电压的采集转换。使用的元件是AD650。

　　AD650为1电荷平衡式电压频率变换器,其主要工作原理[3-4]如图2所示。

　　当单稳输出电平为低时,控制电流开关S1打向运算放大器的输出端。输入电压Vin经过输入电阻Rin后变成电流Iin=VinRin对积分电容Cint进行充电,运算放大器输出端的电位成负斜率变化,这段时间成为积分时间Ti。当运算放大器的输出降至比较器的参考电位(-0.6 V)时,比较器触发单稳,使得单稳的输出电位为高电平,单稳输出控制电流开关S1打向运算放大器反向端,对积分电容进行反向充电,运算放大器输出端电位升高,这段时间称之为复位周期tos,复位周期tos由电容Cos决定:

　　复位周期结束后,单稳输出继续为低电平,电流开关S1重新打到运放输出端对电容Cint充电,开始新一轮的积分周期。运放输出端电位降到比较器的参考电压(-0.6 V)的时间为Ti,则:

　　2　FPGA内部模块

　　FPGA主要完成3个任务:对频率量的测量、调平算法的计算以及施矩电路的控制。在此嵌入式调平系统中,采用了Altera公司生产的EP1C6Q240C8,其内部集成有5 980个等效逻辑单元[3]以及高达92 160 B的存储单元,能够顺利的完成以上任务。