基于JTAG的电路板可测性设计分析技术

　　0　引言

　　边界扫描技术又称JTAG技术,其基本原理[1-2]是通过边界扫描器件周围的边界扫描单元(BSC)实现对芯片管脚状态的串行设定和读取,提供芯片级、电路板级乃至系统级的标准测试框架。但是边界扫描机制对某些网络的测试无能为力,根本的原因就在于电路板中有不支持JTAG的元器件,降低了测试的故障覆盖率[3](在边界扫描机制下)。本文从分析电路板中网络的连接类型入手,研究电路板可测性设计的优化方法和途径。

　　1　电路板网络连接状态分类

　　经过大量的统计研究,结合一般JTAG检测仪[4]并参照美国Teradyne公司测试软件的网络划分标准,将PCB网络分为7种类型,如图1所示。

　　图中: class1为网络两端所连接的器件均为边界扫描器件; class2为在class1上还有和非BS相连的网络(总线形式); class3为仅一端连接在BS上的网络;class4为边界扫描器件的电源/地网络; class5为没有和任何BS相连的网络; class6为边界扫描器件TAP管脚的网络; class7为系统(板级)的输入和输出管脚(引线)所在的网络。

　　在边界扫描机制下,第一类网络可以完全被测试,其他类型的网络都涉及到非BS器件不易测试。目前对非BS器件的处理方法有多种[5],本文采用置换法来讨论可测性设计的优化问题。由于网络存在一定的互连关系,在互连管脚处置入一个边界扫描结构就可以实现一系列管脚的控制和观测[6],故可以利用这种冗余关系进行可测性设计[7]。目标就是寻找最少数目的器件,置换为边界扫描结构后就可以实现对电路网络的一个最大覆盖。

　　2　基于网络表文件的优化算法

　　网络表文件反映了一个电路板的网络拓扑关系,为分析方便并提供一种严谨的数学上的可测性分析依据,首先编写文本转换程序,将由EDA工具生成的网络表文件转换成一个网络描述矩阵A[8]。假定描述矩阵A是n×m维矩阵,其物理意义是行表示器件(用ui表示),列表示网络(用vj表示),第i行与第j列相交的元素aij定义为

　　矩阵A的行对应某器件与所有电路网络的连接关系,A中元素和最大行对应的ui即为覆盖网络数最多的器件。因此,矩阵形式下可以利用贪婪策略[5]来求解一般最优化问题。其基本思想是:在寻求全局最优解的过程中,每一步都选择局部最优解。所以每一步应选择A矩阵中元素和最大的行所对应的ui,这样定位的器件集将为所求的优选器件集。具体算法如图2所示。

　　用“矩阵”这一有力工具来描述使得问题很清晰,在方法处理上也变得很容易,本文用Matlab[9]编写上述算法的程序并进行分析。

　　3　实验验证与分析

　　下面以某航电系统任务机中串行数据通讯电路板为例,应用上面的可测性设计优化算法对其进行可测性设计分析。