SDRAM辐照效应测试系统的研制

　　目前在我国电子装备中,存储芯片大多是一些小容量、低集成度的只读存储器(包括ROM、EPROM、EEPROM)或静态存储器(SRAM)。但随着系统要求的日益提高,其控制部分要处理的信息量及处理速度都呈几何级的增加。原先用的小容量、低集成度、低密度的SRAM存储芯片已难以满足这一要求。

　　SDRAM(Synchronous Dynamic RandomAccess Memory)为同步动态随机存储器的简称,“同步”是指SDRAM的操作需要一个时钟信号来同步,只有在时钟的上升沿或下降沿才能对其进行读写、刷新等操作,这也是它与DRAM器件的最大差别。“动态”是指为了保存SDRAM单元中的数据,必须在规定的时间内对每个单元进行刷新,不然就会造成数据丢失,这也是SDRAM与静态存储器(SRAM)的最大区别。

　　由于SDRAM具有容量大、速度快、集成度高等优点,目前它已成为电子系统数据缓存的首选存储介质。国外在90年代初,SDRAM芯片已经在航天器中得到应用[1],SDRAM的辐照效应研究也随之展开。他们做了大量的实验,结果表明SDRAM的辐照效应规律与SRAM、ROM的有很大不同之处[2-3],有许多的失效模式是SRAM器件所没有的。这就使得建立SDRAM辐照效应测试系统、弄清SDRAM的辐照效应规律显得十分必要。本文主要介绍一种SDRAM辐照效应测试系统的实现原理。

　　1　系统硬件

　　SDRAM辐照效应测试系统主要实现以下三个功能:(1)对SDRAM器件的读写;(2)数据的长线传输;(3)数据的保存、处理与显示。基于以上三个功能,系统的原理简图如图1所示。从图1中可以看出,整个测试系统主要有两块电路板:测试板与辐照板。从功能上说,系统可以分成以下几个部分:计算机、长线传输、DSP、SDRAM控制器、数据缓冲器、SDRAM辐照板。

　　在整个系统中,计算机主要承担了整个系统的控制及数据的接收、保存、处理及显示工作。

　　长线传输主要负责计算机与DSP之间的数据通信。由于SDRAM的数据量极大,且系统要求高的可靠性,这就使得本系统的长线传输既要满足“长线”又要满足“高频”,但众所周知,在数字系统的设计中,长线与高频是一对尖锐的不可调和的矛盾,这就使得长线传输问题成为本系统设计的一大难点。本系统设计时,综合考虑各种因素,选用RS485总线作为长线传输的协议。

　　数据缓冲器是为了适应DSP与SDRAM的数据读取方式的不同才设立的。SDRAM的读时序如图2所示。从图中可以看到,当读数据命令有效后,数据会延迟1到3个时钟周期后才会出现在数据线上,这与我们以往微处理器读写SRAM等存储器的时序是极不相同的,因此必须在微处理器与SDRAM之间设计一个数据缓冲器来适应两边读取方式的差异。在本系统设计中,写缓冲用一片16位的373来实现(因为在辐照效应测试中,所有存储单元中填入的值一般都是相同的),读缓冲用两片大于1kB的8位的先入先出缓冲器并联而成。