线阵CCD相机模拟器的分析与设计

    1 引  言

    科学研究中,需要对高分辨率CCD相机所获取的大量高速图像数据进行采集、存储,以便做后续处理和应用;而进行这一系列信号处理之前,CCD相机获得的目标信息和输出信号的质量对调试相机系统来说是很重要的,提高信号产生系统的性能对于提高整个相机系统的性能有重要意义。对于调试相机系统而言,屡次使用CCD无疑会增加被损坏的风险,特别是某些比较昂贵的CCD器件,一旦损坏对于项目研究是难于承受的,故研究一个信号源系统来代替实际试验中使用的CCD具有重要的意义[1]。

    在分析了某型号线阵CCD相机的特性和输出时序的基础上,本文设计了一种基于FPGA的线阵CCD相机模拟器。仿真结果显示,此线阵CCD相机模拟器模拟过程符合实际相机的输出时序要求。系统的设计缩短了工程上的调试时间,为后期的采集和存储等处理提供了保证。

    2 某线阵CCD相机的特性与时序分析

    此CCD相机是具有TDI(Timing delay &integration)功能的线阵CCD相机,可在低照度下成像,相机的光照度工作范围较大。相机的行分辨率为4 096个像素,输出数据为8位灰度值。出1~1 024像素,第2通道输出1 025~2 048像素,第3通道输出2 049~3 072像素,第4通道输出30 73~4 096像素,这4个通道同步输出图像的灰度值。相机的控制信号包括外加行同步信号EXSYNC、行有效信号LVAL和像素时钟STROBE。DATA为相机的图像数据信号。相机的所有控制和数据信号都需符合EIA-644(LVDS)差分标准[2]。输出时序如图1所示。

    外加行同步信号EXSYNC是对CCD的行驱动信号,CCD在此信号的驱动下输出图像数据,一个行周期包括行转移时间、行读出时间和行间隔时间,外加行同步信号为16 kHz;行有效信号LVAL是CCD的输出信号,当行有效信号是高电平时,CCD输出有效数据;像素时钟STROBE是CCD的输出信号,为20 MHz,一般与FPGA的晶振时钟一样;图像数据DATA是CCD输出信号,在行有效信号为高电平时输出有效数据,并且和像素时钟同步。

    3 LVDS技术介绍[3]

    LVDS(Low Voltage Differential Signaling)是一种低摆幅的差分信号技术,它使得信号能在分PCB线对或平衡电缆上以几百Mbit/s的速率传输,其低压幅和低电流驱动输出实现了低噪声和低功能。图2给出了典型的LVDS接口,这是一种单工方式,必要时也可以使用半双工、多点配置方式,但一般在噪声较小、距离较短的情况下才适用。每个点到点连接的差分对由一个驱动器、互联器和接收器组成。驱动器和接收器主要完成TTL信号和LVDS信号之间的转换。互联器包括电缆、PCB上差分导线对以及匹配电阻。LVDS驱动器由一个驱动差分线对的电阻源组成(通常电流为3.5 mA),LVDS接收器具有很高的输入阻抗,因此驱动器输出电流大部分流过1008的匹配电阻。当驱动器翻转时,它改变流经电阻的电流方向,因此产生有效的逻辑/10和逻辑/00状态。低摆幅驱动信号实现了高速操作并减小了功率消耗,差分信号提供了适当噪声边缘和功率消耗大幅减少的低压摆幅。功率的大幅降低允许在个集成电路上集成多个接口驱动器和接收器,提高了PCB板的效能,减少了成本。不管使用的LVDS传输媒质是PCB线对还是电缆,都必须采取措施防止信号在媒质终端发生发射现象,同时减少电干扰。LVDS要求使用一个与媒质相匹配的终端电阻(100+20)8,该电阻终止了环流信号,应该将它尽可能靠近接收器输入端放置。LVDS驱动以超过155.5 Mbit/s的速度驱动双绞线对,距离超过10 m。