基于CPLD的CCD相机数据存储的时序设计

    CCD即电荷耦合器件,CCD相机是用CCD探测器作为敏感器的光学遥感器[1,2]。自20世纪70年代以来,空间CCD相机技术得到了飞速发展、并逐渐成熟,其广泛应用于空间军事侦察、地球资源探测和测绘等领域,迅猛发展成为当前应用最广泛的空间光学遥感器之一[3]。按使用的CCD的类型不同,空间CCD相机可分为线阵推扫式CCD相机、面阵CCD相机和TDI-CCD相机。

    可编程逻辑器件(PLD)是20世纪70年代ASIC设计的基础上发展起来的一种新型逻辑器件。由于可以把传统的电路设计通过编程下载到可编程逻辑器件中,这样在开发调试时,可编程逻辑器件的外围电路以及电路板都可以保持不动,既缩短了开发周期又降低了设计制造成本,所以可编程逻辑器件越来越得到广泛应用。

    本文介绍采用美国SMD公司的4M4CCD相机设计的空间成像系统的结构和工作原理,并采用CPLD芯片设计提供CCD相机存储所采集图像数据的存储器工作所需要的时序信号。经过成像实验验证,该设计满足技要求。

    1 成像系统结构

    采用美国SMD公司的4M4CCD相机设计的空间成像系统,其结构框图如图1所示。

    相机采用美国SMD公司的4M4-CCD相机,它的像元数为:2 048@2 048,像元尺寸为:14Lm@14Lm。它采用单通道输出数字图像数据,采用RS 422接口协议,像元读出速率为20 MHz/s,每个像元的数据为12 b。相机工作时,可通过RS 232串口对工作参数进行初始设置或调整。

    时序电路采用Altera公司的EPM7064S产生,4M4CCD相机输出行同步HSY、场同步VSY和像元时钟PCLK作为时序电路的输入信号,产生输出WR1和WSB信号分别控制锁存器和缓存器SRAM,产生输出RDS信号控制电子盘的写入。同时还产生一组地址用于控制SRAM的读写。在对SRAM写入时它在相机的行、帧同步信号和像元时钟信号的同步下工作,读出时它由帧同步信号和读出时钟控制。单片机控制数据存储的开始和结束。

    2 CPLD器件介绍

    为了产生系统所用的时序,选用A1tera公司MAX7000系列的器件[4,5]EPM7064S,它是Altera公司的高密度、高性能的CPLD[6],提供600~5 000可用门和ISP。引脚到引脚延时为5 ns,计数器的工作频率可达178.6 MHz。可通过JTAG接口实现在线编程,内置JTAG BST电路,具有集电极开路特性。EPM7064S有64个宏单元和36或68个I/O输入,其中包括4个专用输入,它们能用作通用输入,或作为每个宏单元和I/O引脚的高速的、全局的控制信号,即时钟(Clock)、清除(Clear)和输出使能(Output Enable)。

    EPM7064S包含64个宏单元。每个宏单元有一个可编程的与阵列和固定的或阵,以及一个具有独立可编程时钟使能、清除和置位功能的可配置触发器。每个宏单元可使用共享扩展乘积项和高速并联扩展乘积项构成复杂的逻辑函数。