一种高速冲击测试仪的研制

　　0　引　言

　　材料抗冲击的能力用冲击韧度来表示,它的测定通常由刻度盘冲击实验机来实现[1,2]。刻度盘式冲击测试仪仅能得到冲击前后摆锤的高度,通过高度差来求出冲击所消耗的能量。这种实现方式简单但无法再现整个冲击的详细过程。目前大多数的数字化冲击测试仪多采用MCU+高速A/D+光电编码器的构架,能够精确测得各个时刻的位移及冲击力,但通常这种方法的采集受到MCU处理能力的限制,MCU完成每个采样点的A/D控制及数据存取至少要执行十几条到几十条指令。故仪器的采样频率通常都在1~2 MHz以内,无法精确描绘冲击过程。该仪器采用大容量的FPGA作为核心控制单元,可同时控制多片A/D转换及光电编码器计数,实现了冲击过程的高速、高精度采集。由于绝大部分操作控制均由FPGA内部用户编程配置的硬件完成,故很多操作可以并行进行。在实际应用中,相同成本下FPGA方案比MCU方案具有更高的采集速率。

　　1　系统结构

　　系统结构如图1所示,位移通过主轴转角来反映。为提高角度检测的精度和减少撞击时振动的影响,用于测量角度的光电编码器不直接与主轴连接,而通过变比为1∶10皮带传动。其中A为光电编码器,其他部分与刻度盘式冲击实验机相同。

　　2　高速冲击测试仪原理及设计

　　2·1　电路原理

　　测试仪的电路原理框图如图2所示。应变片的输出信号经放大电路后到A/D的模拟输入端,为了达到更高的采样速度,系统使用了2片2 MHz的16bitA/D(也可采用多片)。FPGA控制这片A/D在Ping-Pang方式下工作,以此达到4 MHz的采样频率。A/D的启动及转换结果读取均由FPGA完成。FPGA将每一个采样点光栅编码器的值(32 bit)及A/D转换结果,共3word数据写入SRAM中相应的位置。采集时数据的吞吐率达24 Mbyte/s。PC机通过ISA总线与采集卡相连,ISA总线接口电路也在FPGA中实现。由于ISA总线的通讯速率较低,仅有1·6Mbyte/s远低于数据采集速率,故采集时无法实时由PC机读取数据,只能将采样数据保存在SRAM中。当采集过程结束后,PC机通过ISA总线控制FP-GA从SRAM中读出数据,进行分析和计算。

　　2·2　硬件设计

　　采集卡控制部分采用ALTERA公司的一款具有很高性价比的FPGA∶ACEX1K30。它内部含有1728个LEs(logic elements),最大系统门数约合10万门以上;6个EAB单元,可由用户编程配置为RAM、FI-FO、DPRAM等元件。该芯片的内核工作电压为2·5V。FPGA的端口电源由3·3 V供电(此时其IO引脚符合LVTTL标准)。ACEX1K系列器件的IO引脚可耐受5 VTTL电平,而3·3 V的LVTTL可被5 VTTL完全兼容。系统中同时存在3·3 V与5 V总线,ACEX1K30在完成逻辑控制的同时还充当了TTL与LVTTL的转换接口,省去了单独的总线转换芯片。电路中A/D转换器是一款内部具有采样保持电路及4·096 V参考电压的16 bit并口高性能A/D。它的采样速率为2 MHz,转换时间仅为360 ns。它的内部结构如图3所示。采集卡的存储区由4片高速SRAM IS61LV25616构成。每片容量为256 k*16bit,总的存储空间为2M byte,工作电压为3·3 V,速度为12 ns。