一种基于FPGA的外差干涉仪动态数据采集方法

　　1　引　言

　　现场可编程门阵列(FPGA)是当今被广泛应用的电子元件。凭借其高容量,集成度高,应用灵活,开发周期短,风险小等特点,已被广泛应用于现代电子系统中。外差干涉仪的信号处理部分往往需要大容量的可逆计数器,这就正好可以利用库元件极为丰富的、容量极大的FPGA来实现。本文讨论了几种常用的外差干涉仪信号处理方法。在干涉仪的应用中,经常需要在锁存位置计数信息的同时采集其它的信号。这个过程一般是由微处理器不断的同时记录位置信息和启动A/D转换来实现的,这样就需要考虑处理速度,如果有操作系统作为平台,则还需要考虑操作系统的实时性。为此,在用FPGA设计干涉仪的信号处理单元后,又采用硬件描述语言在同一块FPGA芯片中设计了A/D转换的逻辑控制部分,这样就保证了处理的速度和实时性,降低了系统的复杂程度。

　　2　外差干涉仪的信号处理

　　外差干涉仪的信号处理经常采用的是频率解调的办法,即首先把由干涉测量镜运动产生的多普勒频移转化为对应运动位移的加减系列脉冲,然后再由可逆计数器记录测量的结果。普通的麦克尔逊干涉仪只有对应λ/2波长的变化。在信号处理过程中才可以采用细分[1]、倍频或相位测量的方法来提高分辨率。采用电阻链细分的办法可以在一定程度上提高测量的精度,但为了得到不同相位的信号需要对信号进行倍频、混频和反相,处理的方案比较复杂。利用锁相环(Phase Lock Loop)进行锁相倍频,可以对信号的频率进行放大,相应地提高了测量精度。由于锁相环本身有其捕捉范围,压控振荡器(VCO)的振荡频率也有其范围,超出此范围会导致失锁,因此利用锁相环倍频的办法不容易达到较高的测量精度,只能适合于一般精度的动态测量。相位法通过精确测定测量信号和参考信号的相位差,结合对整数部分的计数可以达到较高的精度。因为锁相倍频的方法足以达到系统设计所要求的精度,因此本文中采用了锁相倍频的方法进行信号处理(图1)。

　　采用锁相倍频的方法,在信号的频率被放大后,经常采用混频的方法来降低测量信号的频率,以便进行后续处理。公式(1)中的fm和fr分别代表测量信号和参考信号的频率,fh为混频后的频率。参考信号和测量信号经过锁相环的n倍和n-1倍后送至混频器进行混频,得到fh。可以看出,混频后的信号包含了参考信号和测量与参考信号频差的n倍。为了方便后续的信号处理,混频后的信号fh和参考信号fr要经过时钟进行同步以保证两路信号的上升沿与信号周期是一致的。这样的两路信号经过脉冲对消电路后送至计数器,它们向上和向下计数脉冲的出现,以此表示被测物体向前和向后两个方向的位移。混频的方法本身存在频率干扰和非线性失真等问题,因此必须通过滤波的方法滤除其干扰。由以上分析可以看出,采用混频的方法要克服一些方法本身存在的问题。同时由于FPGA本身没有集成滤波环节,因此滤波环节的存在难以提高信号处理系统的集成度。