基于FPGA的B超收发前端电路设计

1引言

    随着电子技术的快速发展，高压多路电子开关、接收模拟距阵电子开关的出现，前端系统的设计朝着高集成化和小型化发展。FPGA技术的l;l益成熟，使B超前端的设计进入了数字化的时代。B超前端发射和回波接收放大电路是B超系统的重要组成部分，本文介绍一种用FPGA作为控制器的B超收发前端的电路方案实现，并给出发射高压多路电子开关和接收模拟矩阵电子开关的控制方法和数字化延时聚焦的实现方法。

2收发前端的电路设计方案和工作过程

    系统设计为64通道收发，换能器(也称为探头)为192阵元，系统可接两个探头.电路方案见图1。前端的主要电路模块包括XC3S1500FG320FPGA前端控制器，FPGA中有32块18Kbit的块RAM;高压开关和整序折叠开关数据与探头类型无关，只由发射的线号和通道号寻址，可固化在FPGA的片内块RAM中。192阵元的阵列探头与麟接收通道之间的连接需要64个3选1的高压开关，由64片HV232组成的两组多路开关阵列，每组接成4行8列，对应两个探头;将192阵元依次编号为0一191，将64接收通道编号为0~63，它们之间的连接关系为:(064、128)对应0通道，(165129)对应一通道，…(63127191)对应63通道:由64片AD604和32片AD6的组成的回波预放和深度增益补偿电路，AD604的输入噪声低至住80nv/习乍正，增益范围是。一48dB，其中前放的增益是1姐B，用于预放和第一级放大;AD600的增益范围是0~40dB，用于第二级放大。因此，总的增益范围理论上是:0一88dB，这已足够将微弱的超声信号放大到可检测的要求，实际的增益范围将略低于此值。接收整序和通道对称叠加电路，安排在两级TGC电路的中间，由8片NJ-U7370组成，将通道对称叠加，是为了降低系统的体积和成本(对于回波要进行多谱勒处理的，就不能进行折叠);NJU7370是8大32的距阵开关，每片接8路输入回波，8片32路输出并接在一起。32片AD817完成回波A刃之前的驱动和幅度调整。32片AD9051组成的模拟射频信号到数字射频信号的AfD变换，采样时钟为SOMllz。完整的B超系统除了收发前端之外，还包括数字波束合成电路和PC机，超声部分通过Pcl接口与计算机打交道，计算机主要是完成控制命令和控制参数的传送，同时，超声部分生成的图象帧数据通过PCI接口传送给计算机进行显示。

    发射前端的工作过程是，开机后系统将检测到前端所接的探头的类型。用户可通过控制面板选择需要工作的探头，计算机将通过PCI接口把当前工作探头所需的各种参数，包括发射延时聚焦参数、接收延时聚焦参数和滤波参数等等数据下载到各FPGA片内的块RAM中，这些数据只在工作探头改变时才重新下载。前端工作按扫描线的方式进行的，在超声逆程期，发射前端将根据当时的发射线号、发射频率和发射焦点的位置等参数，从FPGA片内RAM中读出发射波形并装载到FPGA中各发射模块电路、多路开关参数读出并对多路开关进行设置、整序折叠开关参数读出并设置和发射延时数据的预置等。超声的正程开始后，各路的延时时间到，发射波形将从各发射模块电路中移位输出，经过电平变换，进入各发射高压脉冲形成电路TC2320，输出高压脉冲激励探头中的阵元，从而形成聚焦的发射波束。同时，FPGA输出发射的奇偶标识信号，当最后一个驱动脉冲输出之后，发射控制FPGA还将输出发身司结束标识，从而使数字波束形成电路开始新的一线的接收工作。