CPLD在视频采集卡中的应用

　  20世纪90年代以后，可编程逻辑器件的广泛应用EDA技术的发展给电子系统的设计带来了革命性的变化。利用EDA工具，采用可编程器件，通过设计芯片来现系统功能的设计方法能够由设计者定义器件的内部逻辑管脚，视频采集卡将原来由电路板设计完成的太部分工作放在芯片的设计中进行。CPLD是可编程逻辑器件(PLD)中的一种，其内部由输入输出单元、逻辑单元、中央布线池等部组成。

　　由于CPLD器件逻辑功能模块较大，适合控集型数字系统的设计，并且许多CPLD都具有可在线编功能，这使得基于CPLD数字系统的设计更灵活、系统工作速度更高、功耗更低，因此CPLD成为IC中增长最快的产品。在文章中，视频采集卡采用Ahera公司的CPLD器件中的E.PLD(ErasableProgrammab/etogicDevice)系列产品作为辑控制部分完成对视频采集卡的逻辑控制。

　　设计思想

　　1视频检测系统原理概述 它主要完成对视频数据的捕捉及压缩处理。由视频解码模块、视频数据缓存模块、初始化模块、逻辑控制模块以及DSP处理模块五部组成。

　　2设计中注意的问题 通过对CPLD的应用，对可编程逻辑器件的设计应注意的问题谈一些体会：

　　(1)和其它编程语言一样，可编程逻辑设计中，尽用层次化、模块化设计，这便于调试程序、定位问题。功模块划分，应尽量增强模块内部功能的独立性，减少模块信间的互联。

　　(2)时钟问题，在PLD/FPGA设计中最好的时钟方是由专用的全局时钟输入引脚驱动的单个主时钟去钟控设计项目中的每一个触发器。只要可能就应尽量在设计项目中采用全局时钟。

　　(3)设计中，尽量采用同步逻辑.这样可以避免在合、时序验证和仿真中出现的一些问题，而且还能提高系统的稳定性。提高芯片运行速度。如果采用异步逻辑设计，应该注意异步逻辑的容限，设计中应该考虑最坏的情况进行处理.绝对不能利用竞争和冒险来进行逻辑设计。系统设计中，除了全局复位以外，其它部分完全由同步时钟控制。

　　(4)器件选型问题，在可编程逻辑器件中有很重要地位，它决定了该芯片是否满足设计的需要，是否具有可向后兼容性，本系统采用的可编翟逻辑器件为Aher'的MAX7000S系列中的EPM7128STCl00—6采用了与Ⅱ’M7064s1℃100—5以及EPM7160s的管脚兼容的设计方法，即这几种芯片可以相互代替。器件选型应该注意：系统的设计规模，大致估算控制逻辑中需要的逻辑门数量;设计的类型是属于接口型.还是处理型。接口型的设计我们选用CPLD即可，对于处理型设可能用到大量的存储单元，可以选择现场可编程门阵列FPGA;管脚数目及可供用户使用的管脚效，在视频采集卡设计中考虑管脚的冗余设计，即用户需要的管脚数大概占器件提供给用户管脚数的70%左右，并且在分配管脚时，应当意特殊管脚的配置问题;处理速度.即器件的内部延时等。