基于双核OMAP5910的嵌入式系统及其应用

　　OMAP5910简介

　　OMAP5910处理器是由TI应用最为广泛的TMS320C55x DSP内核与低功耗、增强型ARM925微处理器组成的双核应用处理器。C55x系列可提供对低功耗应用的实时多媒体处理的支持;ARM925 MPU 可满足控制和接口方面的处理需要。基于双核结构,OMAP5910同其他OMAP处理器一样,采用开放式、易于开发的软件设施,支持广泛的操作系统,如Linux、Windows、WinCE、Nucleus、Palm OS、VxWorks、Java等，优化其应用程序时可以通过API及用户熟悉且易于使用的工具。

　　图1 硬件构成方案

　　图2 软件构成方案

　　OMAP5910的结构

　　TI925T(ARM9TDMI)内核

　　TI925T(ARM9TDMI)内核采用5级管道化流水线32位RISC处理器架构的体系结构，ARM9内核，同时配备Thumb扩展。它能够处理32位或者16位的指令和8位、16位、32位的数据,这款新型高性能、低功耗的微构架兼容ARMv4T指令集，并通过使用协处理器CP15使体系结构得到增强。系统中的控制寄存器可通过对协处理器CP15的读写来对MMU、cache和读写缓存控制器进行存取操作。这种微构架在ARM核的周围提供了指令与数据存储器管理单元，指令、数据和写缓冲器，性能监控、调试和JTAG单元以及协处器接口，MAC协处器和内核存储总线。

　　TI925T 的MMU具有两个64项的转换旁路缓存器(TLB)用于指令和数据流,每项均可映射存储器的段、大页和小页。为了保证内核周期的存取指令和数据,TI925T包含了分别独立的1个16KB字节的指令cache和8KB字节的数据cache。指令和数据cache都是2路相互关联的cache,以16字节为一块进行操作,并采用最小最近使用(LRU)算法以刷新存储。另外，TI925T还提供一个写缓冲用于提升内核性能,其能够缓冲数据容量高达17字。

　　TMS320C55x (C55x)内核

　　C55x内核的主要特点是：有1个64×8位缓存队列，2个17×17位乘法器，1个40位ALU，1个16位ALU，1个40位桶形移位器和4个40位加法器。另外还有12条独立的总线，即：3条数据读总线，2条数据写总线，5条数据地址总线，1条程序读取总线和1条程序地址总线,以及用户可以配置的IDLE域。同时，内核主要由4个单元组成:指令缓冲单元(I单元)、程序流单元(P单元)、地址数据流单元(A单元)和数据运算单元(D单元)。

　　系统控制功能

　　OMAP5910的系统控制模块提供了实时时钟(RTC)、看门狗(WT)、中断控制器、功率管理控制器、复位控制器和两个片上振荡器。

　　时钟和电源管理

　　OMAP5910提供了2个振荡器来辅助管理电源耗损，设计系统时，在待机模式下可以直接关闭12MHz的振荡输入，只留下32KHz振荡器来维持系统运作。