基于HyperLynx的FPGA系统信号完整性仿真分析

　　0 引言

　　随着高速电路的不断发展，时钟频率早已进入吉赫兹时代，电路板尺寸的减小、设备集成度的提高，使得信号完整性问题变得越来越重要。当时钟频率超过100 MHz时，如果不满足系统的信号完整性要求，可能导致系统工作不稳定，同时也会带来EMC问题。随着FPGA和DSP处理速度的提高，带来的信号完整性问题日益严重，这需要电子工程师重点考虑。

　　目前，有很大一部分文章从理论上分析信号完整性，而从实际应用方面分析的文章较少。基于此，本文主要研究通过对EP2C8和TMS320F2 812组成的系统所涉及的仿真问题进行了分析和研究，通过对关键信号线的仿真来分析系统的信号完整性。

　　1 HyperLynx软件

　　HyperLynx是Mentor Graphics公司推出的高速仿真工具，从内容上可分为信号完整性仿真(SI)、电源完整性仿真(PI)和电磁兼容性仿真(EMC);从结构上可分为板前仿真(LineSim)和板后仿真(BoardSim)。为了保证PCB设计的成功率，在设计前遵守一些良好的设计规则很重要。HyperLynx软件则提供了一个验证设计方法和检测PCB性能的环境，这将会提高工作效率。

　　2 面向系统的信号完整性仿真分析

　　2.1 系统构成和关键信号

　　TMS320F2812和EP2C8构成的系统原理框图如图1所示。

　　由于系统信号线众多，如果全部对它们进行仿真，将会花费很大的时间，只需对茨键信号仿真。根据器件上升沿、工作频率、走线长度、时钟信号等作为划分关键信号的条件。明确了高速信号有TMS320F2812和EP2C8的通信端口、时钟网络、EP2C8数据接收端等。这些高速信号易受干扰同时又容易干扰其他网络，需要着重考虑这些信号线的设计。通过HyperLynx的仿真可以优化这些走线，找到合适的设计方法。

　　2.2 系统板层设计

　　在对系统仿真前，需要确定PCB叠层数、走线特性阻抗等，这是系统进行信号完整性仿真的基础。对于微带线，IPC推荐的特性阻抗近似式为：

　　式中：h是导线离参考层的距离;w是导线宽度;t是导线厚度;由上式可知当w=2h时，走线特性阻抗为50 Ω，这可以作为经验公式。该系统采用4层电路板，相对介电常数εr为4.3的FR4材料，走线特性阻抗设定为50 Ω，PCB板的厚度是1 mm，具体叠层方案如图2所示。

　　3 LineSim仿真

　　LineSim可以在布局布线前对所设计的方案进行仿真，将仿真的结果作为实际布线的约束条件，在初期预测和消除信号完整性问题。

　　3.1 高速信号线端接仿真

　　信号反射的原因是信号沿导线传播所受到的瞬态阻抗发生变化时，则一部分信号将被反射，另一部分发生失真并继续传播下去，这将导致波形的边沿处发生振铃现象。一般要求过冲幅值限定在150 mV左右，否则会造成EMC问题。典型的端接方式包括：源端串联端接;远端并联端接;远端戴维南端接;远端RC端接。其中源端串联端接使用器件少并且效果好，因此该系统采用源端串联端接方案。