时钟网络问题的方法 时钟网络管理问题提高同步设计整体性能的关键是提高时钟网络的频率.然而,诸如时序裕量、信号完整性、相关时钟边沿的同步等因素极大地增加了时钟网络设计的复杂度.传统时钟网络的设计采用简单的元件,诸如扇出缓冲器、时钟发生器、延时线、零延时缓冲器和频率合成器.由于PCB走线长度不等而引起的时序误差,采用弯曲走线设计的走线长度匹配方法来处理.走线阻抗与输出驱动阻抗的不匹配经常通过反复试验选择串联电阻来消除.多种信号标准使得时钟边沿的同步更加复杂.

本文主要讨论高灵敏度卫星导航接收机的组成和概要设计。分析了数字电路设计中常遇到的信号完整性问题。着重对传输线阻抗和串扰效应进行了理论分析,运用Cadence公司的ALLEGRO PCB SI GXL软件给出了层叠等的设置方法和一些重要信号的分析仿真。将高速数字设计的理论分析与实际应用相结合,在卫星定位接收机主板设计中得到验证。

针对目前高速电路发展带来的信号完整性问题,在分析信号完整性要求的基础上,借助HyperLynx仿真软件,通过器件IBIS模型,对基于EP2C8和TMS320F2812组成的系统进行信号完整性分析和仿真。基于反射原理来介绍减少反射的端接方法,利用大量的板前和板后仿真对设计方案进行反复验证。研究结果表明,HyperLynx可以解决该系统信号完整性方面存在的诸多问题,仿真结果给实际工程提供了借鉴。

信号完整性问题已成为当今高速PCB设计的一大挑战，传统的设计方法无法实现较高的一次设计成功率，急需基于EDA软件进行SI仿真辅助设计的方法以解决此问题。在此主要研究了常见反射、串扰、时序等信号完整性问题的基础理论及解决方法，并基于IBIS模型，采用Cadence．Alkgro软件的Specctraquest和Sigxp组件工具时设计的高速14位ADC／DAC应用景婉实制进行了SI仿真与分析，验证了常见SI问题解决方法的正确性。

介绍了基于龙芯2号的PC104 Plus处理器模块的设计方案。该方案以龙芯2号为核心，符合PC104 Plus总线规范，并针对模块中电源设计、复位时序、时钟电路及信号完整性等关键问题给出了相应的解决方法。基于该方案的处理器模块已研制成功并应用于一航空电子视频记录仪中。