数字化超声仪器中的高速缓存设计

    20世纪90年代以来,传统的超声波自动探伤系统向全数字化发展。由于计算机技术和高速器件的不断发展、高性能模拟器件尤其是超高速的A/D和D/A芯片的出现,使得超声波直接射频采样成为可能。根据香农采样定律,采样速率应高于超声波带宽的2倍。即对2.5 M~5 MHz探伤仪的工作频率,至少要求有5 M~10 MHz的采样速率。实际应用中,为保证缺陷回波的峰值采集至少需要

    目前,国外同类仪器的采样频率已经高达500 MHz。高速数字信号处理芯片和处理技术的飞速发展,使得对A/D采样后的高速数据流进行实时处理成为可能。如超高速存储器的存取速率已经可达5.5~10 ns,从而可对100 MHz以上的数据流实现实时存取;大规模可编程逻辑电路的规模己经超过100万门级,最小门延时<2 ns,从而可实现对高速数据流的实时压缩、滤波、快速傅里叶变换(FFT)等硬件算法。高度的集成也使得高速布线变得更可靠;高速DSP处理器,如TI公司的C5000和C6000系列,其指令执行速率高达200 MIPS(每秒百万条指令),且价格也己经大大降低。

    笔者采用TI公司的新器件SN74V293(先进先出高速缓存器件)作为高速数据缓存,设计了采样频率高达100 MHz的12位A/D的超声C扫描成像系统,取得了很好的效果。

    1 高速缓存技术

    在现有存储器技术水平下,以暂存高速数字信号为目的的高速缓存设计通常采用以下三种方案。

    1.1 双路(或多路)锁存

    该方案原理如图1。当存储器的存取速度不能满足A/D转换的要求时,可以采用这种方案。图中A/D转换器输出数据的锁存采用了双路乒乓锁存的技巧,从而使后续存储器的最高工作频率仅为A/D转换器工作频率的一半。降低了对存储器工作速率和单片存储容量的要求。

    1.2 DDR存储器

    DDR(双倍速率同步动态随机存储器)及后来的DDR2的核心工作频率达200 MHz,能够满足大多数超声采样要求。但是DDR内存采用的是支持2.5 V电压的SSTL-2标准,接口电路略显复杂。

    1.3 高速FIFO存储器

    FIFO器件无需外部地址译码,接口简单,只需要提供读/写使能信号和时钟。对高于FIFO存取速率的应用场合,通常可采用多片FIFO通过双路(或多路)锁存方式进行宽度扩展,以满足更高采样速率和更大存储容量的要求。

    2 SN74V293缓存电路设计

    一般来说,数据集中分布在存储器的逻辑地址空间内,对数据存储器的访问,就是对存储器地址空间的逐个访问。这种访问方式,需要程序重复不断地执行遍历存储器的整个地址空间,即程序执行一次,地址变量指针找到存储器内部相应的地址空间,完成一组数据的读写,然后地址变量指针下移到存储器内部的下一个地址空间,进行数据的读写。如此不断往复,直至读完存储器内部的全部数据。这种方式,不仅极大地占用了系统资源,而且读写速度较慢,通常不适合高速数据传输的场合。