基于输入阻抗匹配的ADC模块的应用研究

　　1　ADC模块输入阻抗匹配电路模型分析

　　模数转换过程可以分为2个时段:采样保持(S/H)时段以及A/D转换时段。TMS320LF2407A DSP中ADC的采样/保持时间是可以调节的,以适应输入源阻抗的变化,这一功能是通过改变ADCTRL1寄存器中的ACQ PS3~ACQ PS0位和CPS位实现。因此在使用TMS320LF2407A的ADC模块进行外部ADC采样电路设计时,需要对DSP内部ADC电路有一定的分析和认识,以便使外围ADC采样电路的设计达到最优。TMS320LF2407A DSP的ADC采样电路可以使用

　　图1所示的电路模型进行分析,ADC模块的前端电路是一个16通道的模拟多路选择开关,在模拟多路选择开关后面是采样/保持电路;图中Ch是采样保持电容,Ron是模拟开关的开关电阻, Cp是ADCIN引脚的寄生电容。

　　对于每一次转换,采样/保持电路会闭合(ACQ_PS+1)×ADCCLK个时钟周期。在这段时间里,采样电容Ch充电到ADCIN引脚端的电压,采样/保持电路的输入源阻抗应该尽可能的小并且在采样过程中保持稳定。外部驱动电路和滤波电路的设计要考虑采样/保持电路的需求,外部源阻抗越大,ACQ PS(采样保持时间)设置值就要越大。

　　TI给出的DSP文档中并没有给出上面电路主要元件的大小,仅给出了一个ACQ PS3~ACQ PS0的取值和对应源阻抗推荐取值的对应表格,我们可以根据这个表格依据采样保持电路的原理计算出内部采样/保持电路的采样保持电容和开关电阻的值。在选择40MHz时钟频率, ACQ PS3 ~ACQ PS0

　　(ADCTRL1寄存器的第11位到第8位)=0000, CPS

　　(ADCTRL1寄存器的第7位)取0和1时,外部输入源阻抗推荐值为53Ω和291Ω,对应的采样/保持时间为：

　　2　ADC模块应用的典型硬件设计

　　由于TMS320LF2407A的ADC模块能接收的模拟信号为0~+3.3V的电压信号,但是多数外界电压信号(电流信号等其他信号需要转换为电压信号)的幅值明显大于+3.3V,因此需要对输入ADC模块的信号进行调理,转换成适合ADC模块的0~+3.3V电压信号,以便给DSP采样。最简单的方法是在ADC输入引脚之前加入箝位二极管或者稳压管,使AD输入引脚固定在0~+3.3V之间。

　　在设计信号调理电路时需要注意;①未使用的ADCIN输入引脚接地,如果引脚悬空,这些输入引脚会引入外部噪声信号,进而会干扰其他的AD输入引脚;②在ADC供电电源两端增加滤波电容,ADC参考电源尽量采用高精度稳定的电源供给,减少电源电压变化的误差;③对于未使用的I/O引脚,可以将其设置为输出并且外部不连接任何电路,也可以将I/O引脚设置为输入并把其下拉到地电平;④电路板布线时,模拟信号线和数字信号线之间,以及数字信号线之间走线不能交叉,特别是对于DSP与电机和电源的接口;⑤ADC模块模拟供电电压是+3.3V,建议将该供电电压和数字供电(内核电源电压、I/O缓冲器电源电压)电压隔离。