核磁共振波谱仪锁场数字接收机的设计与实现

　　0　引言

　　作为锁定静磁场的工作的重要组成部分,锁通道接收机对高分辨核磁共振波谱仪(NuclearMagnetic Resonance Spectrome-ter,NMR Spectrometer)具有重要意义。从控制系统的角度观察,接收机相当于闭环控制系统中的反馈控制机构。该机构接收了来自锁场系统氘核的核磁共振信号,并经过处理后获得锁误差信号,然后经过处理后送入锁场探头,用于补偿静磁场漂移。

　　同传统的锁场接收机不同,数字化的接收机取消了原有的一些检波、放大等独立设备,并集成入数字中频子系统内部中。另一方面,采用数字化接收机后能够很好地避免直流、低频调制信号的干扰,并且实部和虚部信号具有完全的正交性[1-2]。因此采用数字化方式不仅极大简化了系统结构,而且在一定程度上提高了接收机的性能。课题采用FPGA芯片作为系统控制核心,利用DDS电路获得接收机本振信号,并通过数字中频子系统对输入信号进行处理,获得锁误差数字信号。该数字信号经过预处理后,通过高精度的D /A转换获得锁误差模拟量信号,并直接送入补偿线圈用于补偿静磁场漂移,达到闭环控制的目的。这种数字化方式使整个锁通道系统被集成于一块电路板中,简化了系统设计,提高了系统的灵活性和核磁共振波谱仪的数字化能力,并为将来研制800MHz波谱仪提供了参考。

　　1　接收机数字化方案设计

　　和传统的接收机方式不同,数字化主要的特点主要体现在接收本振信号、中频以及反馈控制的数字化。图1给出了锁场数字化接收机功能框图。其中中频数字子系统完成大部分工作,利用数字正交检波的方式,直接输出实部和虚部的数字信号。另外,在该结构中,数字中频子系统并不是直接向DAC输出数字信号,而是先将锁误差信号送入FPGA,然后通过FPGA对来自数字中频子系统的数字锁误差信息进行转换,使得输出的锁误差的数字格式可以被DAC接收。最后通过双路DAC将锁信号的实部和虚部转换成模拟量输出,精度可达到10 ppm.核磁共振波谱仪只有一个时钟晶振,其余时钟信号均在此基础上获得。锁通道从背板获得10 MHz和40 MHz时钟信号均来自经过处理后的核磁共振波谱仪时钟信号。FPGA的时钟是经过处理后的40 MHz信号,另外的10 MHz时钟信号作为DAC芯片时钟。

　　2　硬件电路设计与实现

　　2. 1　前端处理电路

　　前端处理电路主要包括探头输入信号的调理和放大电路,以及下变频电路。本振信号由发射机的DDS电路输出,并且可达谐波小于-60 dBc.在接收前端,由于来自探头的锁场检测信号比较微弱,因此直接采用低噪音放大器(LNA)对信号进行放大;然后经过混频器和LC椭圆带通滤波器送入可变增益放大器(VGA)放大,使信号可以被中频数字子系统接收。低噪音放大器采用LNA芯片WHM0003AE,该芯片的噪音系数为0·7 dB,增益为22 dB, 1 dB压缩点为16 dB.m.混频器采用ADE-11X.前端处理电路的可变增益放大器采用ADI的芯片AD8369,该芯片可以完成-10~35 dB的可变增益。