多通道高分辨率时间记录仪

0　引言

在通讯技术高度发展的今天,信息的保密性无疑是至关重要的。随着信息高速公路的全面展开,商业贸易、网络通信等都需要防范非法的第三者窃听。计算机的飞速发展使破译手段越来越高明,从而对加密方法的要求也越来越高。在传统的保密通信中,发信人和收信人需要事先建立一个密钥。然而无论这个过程多么保密,原则上窃听者可以窃得这个密钥,而通信双方对此毫无所知。量子力学和密码学结合的量子密码术,作为一门新兴边沿学科,它利用物理学的基本原理,使得在量子密码术中对量子信道的任何非法窃听都不可避免地被合法用户所察觉,因此事先没有任何预约的合法用户可以在彼此之间建立起绝密的密码本。从而在根本上解决了长期困扰密码学科学家们的密钥分配难题,保证了密钥传递(保存)的安全性,近几年在国际上引起了高度重视。本系统为量子密码学研究实验中的时间窗符合装置,主要是对参与通信的双方或多方所得到的随机探测信号到达的时间进行记录,以判断这些信号是否为同时发生。要求系统保证5ns时间内误差小于0.2ns,长时间(几个h)内误差小于1ns。本系统在一片FPGA芯片中实现了4通道的高速时间记录的主要逻辑。具有结构简单、精度高、速度快的优点。此装置有4路信号输入,用200MHz时钟实现5ns的时间窗,用此时间窗检测信号发生的时刻,当其中任一路有信号时,记录信号发生时间,以判断4路信号是否在同一时刻发生。

1　系统总体结构(图1、2)

该系统的工作大概流程为:系统初始上电以后,4路计数器即开始工作,前端的4路探测器开始探测是否有信号发生。当有信号发生时,传输模块中对应的锁存器锁存下当前计数器的值,传送给随后的FIFO,并通过RAM控制模块传送给RAM1。RAM1被写满后,通过RAM控制模块和PCI接口芯片向PCI总线申请中断,PCI响应,通过PCI接口芯片和RAM控制模块读空RAM1中的数,并把所读到的数据存在计算机上,由软件判断4路信号是否在误差允许的范围内同时发生。此时4路计数器如有被锁存下的数则写入RAM2。RAM2写满后,再次通知PCI读数据,并存于计算机中,作相同的处理和运算。

2　系统时钟的设计

整个系统的时钟信号分别由一个100MHz的TTL时钟晶振和PCI总线上的Clock线提供。TTL时钟晶振的100MHz信号向系统中的FPGA提供时钟信号,送给所选用FPGA芯片专用的时钟信号输入管脚,利用该芯片的内部倍频功能将100MHz的TTL时钟信号转化为200MHz,作为其后作为计时使用的计数器的时钟信号。利用所选用FPGA芯片的时钟倍频及多倍频功能,也可采用50MHz的TTL时钟晶振得到所需的200MHz时钟信号。在FPGA逻辑设计中所使用的如计数器、D触发器、FIFO等所需的时钟信号都是由倍频后得到的200MHz时钟信号分频后产生的100、50、12.5MHz信号分别提供的。其中12.5、200MHz一起作为计时使用的共29位的计数器的时钟输入信号。用200MHz时钟实现计数的0～3位,16分频后的12.5MHz时钟实现计数的4～28位。在逻辑设计时所需要考虑两时钟信号的时序。此外FPGA中被分频后得到50MHz信号还与PCI总线提供的时钟信号一起通过逻辑判选向外置的两部分RAM芯片提供其读写数据时所需要的时钟信号。其VHDL代码如下: