大容量多总线的信息记录仪设计

引　言

信息记录仪是一种实时记录电气系统过程数据的仪器。在不干扰外部系统正常工作的前提下,能实时主动地记录语音及以太网上的数据,并对1553B总线上的所有数据进行无过滤监听,以实现更底层信号的实时检测和完整数据采集,通过对数据的分类和结构化存储,及时上报由于线路传输、数据较验、传输冲突等原因造成的数据丢帧、错帧等信息[1]。

1　硬件总体设计

信息记录仪主要由控制模块、数据处理模块、存储模块、电源模块及输入/输出接口模块组成,如下页图1所示。

其中输入接口模块包括1553B总线接口、CAN总线接口、以太网接口、高速串口、音频接口、USB及VGA接口等;此外,为了提高信息记录仪在恶劣环境中使用时的可靠性,还设计了缓冲及散热单元,开关/复位及指示灯单元为使用者提供了记录仪的使能控制及状态监测[2]。

2　主电路板设计

主电路板主要包括核心子系统、1553B及CAN子系统、网络子系统、外部储存子系统、南桥子系统、电源子系统、复位子系统及时钟子系统。主电路板逻辑结构如图2所示。

核心子系统是主电路板的核心部分,以龙芯2F为基础所形成的最小核心子系统,包括Boot ROM和DDR2 SDRAM两部分。包括4个外部中断信号(2个用于串口、1个用于并口、1个未使用)、1个不可屏蔽中断信号、4个PCI中断信号、1个PCI总线奇偶错中断信号、1个PCI总线系统错中断信号和4个GPIO(两个用于模拟IIC功能,两个接LED灯用于调试)[3]。

1553B及CAN子系统主要完成接收1553B及CAN总线上的数据,采用FPGA实现。1553B总线实现MT工作方式,支持两个1553B总线接口,实现冗余。1553B总线transceiver采用HI-1573PSI芯片实现,变压器使用PM-DB2725EX。CAN总线数据率固定为1 Mb/s,数字信号电压为3.3 V,transceiver用MCP2551芯片实现。FPGA的接口逻辑如图3所示。

DEC(解码器)用于检查总线上传输信号的字类型、同步头、比特计数和奇偶校验是否正确;MT(状态机)根据解码器的结果,对消息进行解释和缓存;共享存储器采用FPGA片内BRAM,以实现缓存MT所监听到的消息以及各消息的状态信息;1553B子模块与主机之间的数据交互由主机接口完成;各模块的时钟均由时钟模块提供,使用FPGA内部的时钟模块实现。CAN模块主要包括接收和发送缓冲器子模块、CAN协议引擎子模块[4]。当CAN协议引擎解析到CAN总线上的接收报文后,对其进行CRC校验、错误管理及与总线相关的位时序操作后,将报文送给接收子模块,接收子模块再将报文存储到接收缓冲器中[5,6]。

网络子系统是PCI转以太网控制器、网络变压器以及RJ45的接口。该子系统选用82559芯片实现了百兆以太网的设计。外部储存子系统用于将大批量数据连续不断地存储在SATA磁盘中。主要包括一个PCI转SATA的控制器(SIL3124)、2个SATA接口(可接4路SATA硬盘)。南桥子系统为信息记录仪提供串口支持,包括AMDCS5536南桥、4个USB接口、2个UART以及MIC等功能。电源子系统是整个系统的电源提供部分,信息记录仪系统输入电压为28 V,电流为2.5 A,根据各子系统对电源的不同要求,主电路板内部需要将输入电压分别转换为5 V、3.3 V、1.8 V和0.9 V,电流的转换由TPS51100 LDO芯片、TPS74401 LDO芯片及LDC1736开关芯片完成[7]。复位子系统采用MAX706T提供了一个可靠的复位功能[8]。时钟子系统为信息记录仪系统中的PCI设备提供了33 MHz的时钟。