基于FPGA和USB的惯性测量组合测试系统设计

　　惯性测量组合是利用惯性原理实时地测量出导弹在飞行过程中参量的系统。惯性测量组合精度直接影响导弹制导精度和命中精度,对它的测试在某导弹武器系统测试中占有重要的地位。惯性测量组合主要测试参数包括内部传感器输出的12路脉冲个数、3路频标方波频率。以前对这些参数的测试主要采用可编程计数器8254来实现,测试标准化程度低,通用性、可维修性差,且不易扩展。

　　本文设计了一种基于FPGA和USB(Universal Se-rialBus,通用串行总线)的测试系统的方案,该测试系统采用了可靠性较高的可编程逻辑器件及先进的USB接口。FPGA设计具有电路结构简单、灵活、可靠性好等优点,USB接口控制模块的使用缩短了USB接口的开发的周期,简化了系统的设计。

　　1　系统硬件设计方案

　　该测试系统硬件组成如图1所示,主要由信号调理板、FPGA测试板和测控计算机组成。被测的多路信号首先进入信号调理板,进行滤波及电压调整,以满足FPGA芯片的输入要求。FPGA测试板主要完成对脉冲量和频率量的测量,测试板内含USB接口模块,通过USB总线将测试数据与测控计算机进行交互,测控计算机主要完成测试系统主控软件设计。

　　2　FPGA测试板测试部分设计

　　2.1　测频原理

　　3路频率量的测量采用等精度频率法,其工作原理如图2所示,主要由被测信号计数器、标准信号计数器、门控信号、使能信号以及运算单元等组成。在一定的时间内对被测信号和标准信号分别计数,然后通过两者之间比例关系得出被测信号的频率。

　　等精度同步测量的主要特点是测量计数的门控时间是在被测信号同步下所产生的,所以对被测信号的计数将不产生±1计数误差。

　　2.2　频率及脉冲测量的FPGA实现

　　FPGA的内部设计在QUARTUS7.2软件环境中采用混合设计方法完成,所设计的FPGA如图3所示,主要分为分频模块clk_div、12路脉冲计数模块f12_pulse_count和多路转换模块mux224to8,部分模块用Veril-ogHDL语言编写。

　　其中,分频模块为clk_div,通过分频模块,得到校验用的100kHz信号和1MHz信号。频率测量模块,包括lpm_mux0、DFF、lpm_counter0和lpm_counter1。被测的3路频率信号为clk_128k、clk_64k、clk_4k,通过sel_cp [1.0]控制lpm_mux0选择3路频率中的一路选通测量,D触发器DFF实现等精度测频的闸门控制,使得测试用闸门信号为被测信号的整数倍, lpm_counter0和lpm_counter1两个宏模块实现了2路16位计数器的功能。12路脉冲计数模块为f12_pulse_coun,t其输入信号为12路脉冲f1_in至f12_in,输出为12路16位计数值f1_out至f12_out。

　　多路转换模块mux224to8实现了多路数据的转换,其输入为14路每路16位计数值,输出为1路8位信号,控制信号为选通信号sel_mux[4.0],通过控制信号,每次将1路的16位信号的高8位和低8位依次送出,以实现224位信号到8位信号的转换,以便USB模块的传输。VerilogHDL语言实现时,主要用了case语句,下面给出控制f1输出的程序。