基于Max+PlusⅡ的任意进制计数器的几种设计方法

　　1　引　言

　　运用EDA(Electronic Design Automation)工具设计电子系统是当今电子设计的趋势,Max+PlusⅡ(Multi2ple Array Matrix and Programmable Logic User Systems)是美国Altera公司推出用于开发CPLD(Complex Pro2grammable Logic Device)和FPGA(Field-ProgrammableGate Array)的一种软件开发工具,其可视化、集成化设计环境等优点为业界所公认,是EDA技术的杰出代表[1]。计数器在现代电子电路中有着广泛的应用,他已经成为数字设备常用的基本部件之一。本文以基于Max+PlusⅡ的任意进制计数器(例如99进制计数器)设计为例,详细介绍了计数器的3种实现方式,通过对3种设计方法的特点、性能的比较学习,加深学生对Max+PlusⅡ工具的掌握。

　　2　原理图输入实现方式

　　原理图是电子设计人员最为熟悉的电路描述方法,Max+PlusⅡ软件提供图形编辑器,通过图形编辑器可以建立并保存原理图文件。

　　符号是原理图中的基本元器件,为了给设计者提供方便,Max+PlusⅡ软件事先已经建立了元件库,在库中存放了大量经常使用的基本元器件,如:prim目录下主要存放基本门符号,mf目录下主要是74系列器件符号。设计者只要调用这些符号并加以适当连线即可完成原理图的输入。调用方法:在原理图输入方式下,双击空白处,在弹出的“Enter symbol”对话框中输入符号名称,如74161即可。下面以4位二进制计数器74161为元器件,介绍4种实现方式:

　　(1)串行进位方式(异步方式)

　　即以低位片的进位输出信号作为高位片的时钟输入,如图1所示。

　　图1中左片74161计数值为10(即:D3D2D1D0 =1010)时,同步置数端LDN为低电平有效,当下一个时钟到来时其计数值D3D2D1D0=DCBA=0000置零,故其计数值为: 0~10,即模为11;同理,右片计数值为:0~8,即模为9。这样2片74161构成计数器的模为:11×8 = 99,左片为低位,右片为高位,仿真波形如图2。

　　(2)并行进位方式(同步方式)

　　即以低位片的进位输出作为高位片的工作状态控制信号(计数使能信号),如图3所示。

　　仍将模99分解为模11×模9,但由于高位片LDN有效时,无论ENT和ENP是否有效,在CP的上升沿都会置数,因此高位片的模应设为10,其计数值为: 0~9,在图4中的仿真波形中可以看到值9仅保持1个CLK。

　　(3)整体置数方式(置数法)

　　即将2片74161按最简单的方式接成一个大于99进制的计数器,然后在计数器在99-1状态时译出同步置零信号。如图5所示。

　　2片74161均接成模16计数器,故2片74161构成的计数器模为16×16 = 256,其计数范围是:0~255,我们取0~98为有效计数值,则当计数为98(62H)时,应置数0,此时D3D2D1D0 = 0010,D7D6D5D4 = 1001,图6为仿真波形。