双通道1Gsps波形取样电路研制

　　大亚湾反应堆中微子实验是一个前期研究中的中微子振荡实验,主要目标是利用核反应堆产生的电子反中微子来测定一个具有重大物理意义的参数———中微子混合角θ13。除RPC之外,中心探测器、水池契伦科夫探测器和水箱式契伦科夫探测器都采用PMT来收集探测器输出的光信号,电子学系统的任务是读出PMT输出的电信号。

　　1　FADC插件设计需求

　　读出电子学系统包括前端电子学读出、触发判选、FADC和数据获取。其中FADC对前端电子学各个读出板输出的求和信号和触发判选插件输出的能量总和信号采样并进行波形重建,作为cross check。

　　FADC插件输入信号的宽度约为50ns,上升沿约5ns,信号包含的最高频率约100MHz。根据奈奎斯特定理,用1Gsps的FADC芯片对输入信号进行采样,可以很好地记录信号的原始信息以备恢复。

　　2　电路设计方案

　　该实验板使用了一片双通道FADC芯片,是标准的6U VME插件。包括输入调理、FADC及其外围、FPGA数据处理、VME总线读出和USB接口读出模块。其原理框图如图1。模拟输入端用高带宽、低功耗的差分放大器对信号进行调理,然后进行两路模拟相加,再经过高频变压器耦合到FADC的输入端;板上采用一个高频时钟合成器生成1GHz时钟信号作为FADC的采样时钟;由FADC转换并经过内部1:2输出选择器输出的500MHz串行数据信号直接进入FPGA;FPGA对接收的数据进行串并转换、数据位调整、触发判选、缓存等操作,整个过程采用流水线工作方式;FPGA的RAM中存储的有效数据通过VME总线或者USB接口读出至PC机进行波形重建。

　　3　Flash ADC及电路设计

　　3·1　Flash ADC简介

　　Flash ADC选用Atmel公司的AT84AD001B型双通道、8位ADC,采样率可达1Gsps,在交互模式下,最大可达2Gsps。FADC的功耗是1.4W,采用VCCA/VCCD/VCCO等3种电源供电。微分非线性为0.25LSB,积分非线性为0.5LSB。参考时钟可采用单端或差分PECL/LVDS兼容的时钟信号,输出电平标准为LVDS;内部集成了1:1和1:2的数据多路分离器(DMUX),用于降低输出数据率。结构框图如图2所示。

　　FADC的满幅度输入为差分输入500mVpp,当正输入端输入信号幅度为125mV时达到满量程。测量范围是- 250mV ~250mV,对应的编码输出为0~255。

　　3·2　基于Flash ADC的波形取样电路设计

　　该电路设计主要为了实现FADC的1GHz采样率,实现FPGA对500MHz串行数据信号的捕获、处理,实现波形读出。

　　3·2·1时钟合成电路

　　FADC的采样时钟由可编程时钟合成芯片MPC92432生成。它可产生2路差分、LVPECL电平兼容的时钟信号,输出频率范围在21. 25MHz ~ 1360MHz可调。当输出1GHz时钟信号时,最大抖动约18ps。供电电压为3.3V。该设计由FPGA芯片通过并口编程方式设置MPC92432输出1GHz时钟。