面向下一代网络的网关接口芯片设计与实现

　　前言

　　下一代网络(NGN- Next Generation Network)是以IP为核心，可以同时支持语音、数据和多媒体业务的融合网络，是通信网络的发展方向。传统的以电路交换为核心的设备正逐渐被以IP为 核心的网络设备所替代。在这种演变过程中，设计一种能够提供PSTN与NGN无缝连接的网关设备，从而实现以较低的成本向NGN网络平滑过渡是目前各通讯设备制造商的重要研究课题。本文重点介绍了网关接口设备中核心器件，即NGN网关接口芯片的设计方法以及在Xilinx的Spartan3 XCS1000中的实现。

　　方案介绍

　　在本方案中，网关接口设备的主要功能是由网关接口板IP_GATEWAY所实现，包括母板与子板两部分，其中母板部分主要完成传统的语音和数据部分的格式转换以及信令处理，子板主要完成与媒体网关控制器MGC(Media Gateway Controller)的通信与控制功能，如H.248/Megaco 协议的处理、连接的建立与释放等。其基本结构如图1所示，母板部分主要包括CPU-AMD Elan520，专用处理芯片OBCI3、以太网接口芯片、FPGA控制芯片、PCI桥、交换芯片TDM、板上RAM/ROM，以及时钟、电源等模块;子板部分(Gateway Blade)主要包括CPU-BCM1122，以太网交换芯片以及两个DSP。限于篇幅，不做过多介绍。

　　如图1所 示，FPGA控制芯片(CLTA)处于整个母板的核心地位，其主要功能包括：语音和数据格式转换，即将来自终端控制板的PCM格式语音和数据转化为适用于 TDM芯片的ST_BUS总线格式; AMD-Elan520的CPU读写逻辑映射以及SRAM存取，DMA模式控制;OBCI3接口控制;线路端编解码功能。

　　图1 网关接口板功能结构图

　　设计描述

　　FPGA的主要功能模块如图2所示。处于框图上端的部分主要是数据流处理部 分，主要完成数据格式转换以及信令提取和传递功能，同时还包括线路端的编解码功能;右边主要是控制部分，完成CPU对FPGA、OBCI3芯片以及片外 SRAM的存取和控制功能;左下部分主要是FPGA寄存器模块以及如Flash保护，系统报警处理等辅助模块。

　　图2 FPGA内部功能结构图

　　数据流

　　从数据流 角度看，FPGA包括与专用处理芯片OBCI3 相连的MasterLink[A,B]，与终端控制板相连的Serial Link[0-5]，与TDM芯片相连的ST_Link[0-11]。为提高网关接口设备的可靠性，所有的数据流都包括A、B两路，分别来自主/备用设备，当其中一路发生故障时，系统自动切换到另外一路。以上行数据为例，从终端控制板来的Serial Link共分6路，其中每一路数据格式都是由A、B两路经过Manchester编码过的复用数据，A/B路复用数据在Coder/Decoder模块中经过线路端解码，恢复出A 、B两路Cluster Link数据，该数据采用PCM格式，其速率为4MHz，共分为32 个PCM 信道，每个信道16位，其中CH0 用于同步信道，CH16 用于信令信道，其它信道可以承载语音和数据，又叫SPATA 信道。16位的SPATA 信道包含了8位的语音编码和协议位，CH0包含同步编码，如表1所示：其中PP 是协议比特，当有告警时PP=11，否则为00，A=1时表明存在软件或硬件告警，M=1 时表明存在摘挂机事件。其中，13 、12以及7 ~4为同步位，当上下游接口芯片以每125ms的间隔固定检测到同步码的时候，整个系统处于完全同步状态，否则，对端芯片会在CH16发出远端告警，用于 通知网关设备进行故障处理。