实时视频采集系统的SDRAM控制器设计

　　在PAL→VGA的实时视频采集系统中，由于视频数据流的数据量大、实时性要求高。SDRAM作数据缓存不仅具有大容量和高速度的特点，而且在价格和功耗方面也占有很大的优势。SDRAM控制较复杂，需要处理预充、刷新、换行等操作，因此设计SDRAM 控制器来完成和SDRAM的接口是相当必要的。高速大容量的存储器作为图像数据的缓存，为了保证数据流的连续性，实时视频采集系统通常采用通过对两片SDRAM的乒乓操作来完成图像数据的缓存。SDRAM是高速设备，工作频率上限最高可以达到166 MHz，该系统中前端图像采集模块的像素时钟为27 MHz，后端VGA显示的像素时钟为31.5 MHz。本文介绍了一种使用1片SDRAM的不同BANK进行乒乓操作，且相对容易实现的SDRAM控制器设计方法。

　　1 SDRAM基本操作原理

　　SDRAM的主要操作包括初始化、读写访问、刷新、激活、预充电等。以MICRON公司的MT48LC4M3282(1M×32 b×4 BANKS)为例，简要介绍一下SDRAM的操作。

　　如图1所示，SDRAM的初始化操作过程如下：

　　(1)在电源管脚上电(电压不得超过标称值的0.3 V)并且时钟稳定后经过200μs延迟，执行一次空操作命令(该命令在延迟周期的后期发出)且保持时钟使能信号为高;

　　(2)对所有的BANK进行预充电，所有的BANK都进入空闲状态;

　　(3)预充电后执行两个自动刷新命令，等待八个刷新周期完毕;

　　(4)发出模式设置命令来设置模式寄存器。由于上电后模式寄存器的状态是不确定的，所以在进行SDRAM操作之前一定要先设置模式寄存器。模式寄存器设置 值如图2所示。

　　对SDRAM的读写访问先要以激活命令选择具体的BANK和行，地址线BA1/BA0用来选择BANK，A0～A11用来选择所要访问的行;然后发出读或 写命令，地址线A0～A7用来选择所要访问的起始列。在读命令发出后，要等待一个CAS延迟时间，有效数据才会出现在数据总线上，CAS延迟时间可以设置 为2或3个时钟。在写命令发出后，不需要等待CAS延迟时间有效数据会立即出现在数据总线上。对SDRAM的读写操作一般以突发模式进行，突发长度可以设 置成1，2，4，8以及全页，常用的长度为8个。该系统的CAS延迟时间设置为2，突发长度为1。

　　SDRAM的存储单元可以理解为一个电容，总是倾向于放电，必须有定时的刷新周期以避免数据丢失。只要保证在64 ms时间内所有有效数据行都完成刷新就可以保证数据不丢。SDRAM提供两种类型的刷新模式：自动刷新和自刷新。在该系统中，前端PAL制式信号一帧的时 间为40 ms，因此SDRAM的同一地址读写操作的时间相隔为40 ms。又由于系统为实时视频采集系统，前端采集的视频数据是连续不断的，所以该系统不需要进行刷新操作即可保证数据不丢。