基于F2812的监测系统的设计

　　1. 引言

　　传统的监测系统大多都是在单片机基础上开发的。单片机由于速度慢，运算能力弱，实时性差，在需要处理大量高速实时数据的情况下，往往不能达到要求，而DSP则非常擅长进行高速信号采集和数据处理。因此，本文将讨论一种基于F2812并使用液晶显示的监测系统的设计方案。

　　2. 系统总体硬件结构

　　本系统采用TI公司推出的32位定点DSP芯片TMS320F2812作为底层主处理器件，利用其片上16通道A/D转换模块将采集得到的数字信号进行处理，并将所有控制电路和地址译码，分配等功能设计在CPLD中，通过CPLD来控制读写液晶显示模块等外围器件，其中，液晶显示模块采用台湾晶采光电股份有限公司生产的一款内嵌SED1335控制器的AT-320240Q1FIEW-33H型液晶模块(320x240点阵)。此外，在DSP芯片外还扩展了RAM和FLASH。硬件结构框图如下：

　　3. F2812与液晶显示模块接口设计

　　在上图中，RAM和FLASH ROM是F2812的外扩存储器，CPLD是用来作为地址译码产生片选信号的，它们都映射到F2812的XINTF区域。F2812的XINTF包括5个存储区域：

　　Zone0 存储区域： 0x002000—0x003FFF，8K x 16位

　　Zone1 存储区域： 0x004000—0x005FFF，8K x 16位

　　Zone2 存储区域： 0x080000—0x0FFFFF，512K x 16位

　　Zone6 存储区域： 0x100000—0x17FFFF，512K x 16位

　　Zone7 存储区域： 0x3FC000—0x3FFFFF，16K x 16位

　　其中，Zone0和Zone1共用1个片选线XZCS0AND1，Zone6和Zone7共用1个片选线XZCS6AND7,Zone2单独使用1个片选线XZCS2.如上图所示。CPLD映射到Zone0(地址0x2000—0x3FFF)，即当访问Zone0区域时，XZCS0AND1有效(CS1有效)，此时选中CPLD;同样，RAM和FLASH分别映射到Zone6和Zone2,当访问Zone6(0x100000—0x17FFFF)或Zone2(0x080000—0x0FFFFF),则XZCS6AND7(CS6)或XZCS2(CS2)有效，表明选中了RAM或FLASH。

　　可以注意到CPLD使用了F2812的4位地址线A12…A9作为译码信号，通过CPLD译码来实现LCDCS信号有效。在本系统中通过CPLD编程实现当A12…A9为1100时经CPLD译码后LCDCS有效，但应注意前提是CPLD必须被选中。因为CPLD映射到Zone0,只有访问0x2000—0x3FFF这个区域时，才能选中CPLD。这就要求A15…A13必须为001，其余A8…A1不参与译码，可取任意值，在此全部取为0。如此一来，只有A15…A0为0x3800和0x3801时LCDCS有效，此时F2812可以访问LCD.

　　在液晶模块接口中，A0脚为数据/指令寄存器的选择信号.A0=1,访问指令寄存器，A0=0，访问数据寄存器。在硬件图中我们可以看到液晶模块接口的A0脚直接接F2812的XA0脚，再综合上面所述，就可以确定0x3800为液晶模块数据寄存器地址，0x3801为液晶模块指令寄存器地址