基于FPGA的基音检测算法的设计与实现

　　1 引言

　　传统的DSP处理器的硬件结构的不可变性已成为DSP处理器一个难以突破的瓶颈。随着达数百万门高密度的FPGA的出现，FPGA在原有的高密度的逻辑宏单元的基础上嵌入了许多面向DSP的专用硬核模块，结合大量可配置于FPGA硬件结构中的参数化的DSP IP软核，DSP开发者能十分容易地将整个DSP应用系统实现在一片FPGA中，从而实现了所谓的可编程SOC系统，即SOPC，它具有灵活的用户可定制性。

　　基音周期估值是语音处理中的一个十分重要的问题。基音检测器可用于声码器、说话人确认和辨认系统以及有生理缺陷的人用的辅助用具，这使得基音周期估值在语音信号处理领域中占有举足轻重的地位，因此将它硬件化，提高其执行效率以适应其应用场合的需要将是一件很有意义的事情。

　　2基音周期提取算法的确定及软件实现

　　2.1算法概述

　　基音周期估值是语音处理中的一个十分重要的问题。目前有多种基音周期提取算法，这些方法从不同角度来提出其解决方案，以克服语音信号中如噪音、说话人差异等对特征提取时的干扰，但都有它们的局限性，所以可以说，对各种说话人、广泛的应用及使用环境都能给出满意结果的有效的基音检测方法至今还没有出现。

　　本文选取了一种目前较成熟的通过自关函数进行基音周期检测的算法。其整个过程全面涉及了语音信号时域处理方法中的“能量分析”、“过零分析”及“相关分析”三大分析技术。其算法的可行性已在MATLAB中进行软件模拟。

　　2.2系统框图

　　考虑到背景噪声和提取结果出现跳变等问题，整个系统最终确定由下面三个部分构成：(i)端点检测模块;(ii)基音频率提取模块;(iii)平滑处理模块。其工作流程可由图1表示。

　　本文选取了32kHz采样频率PCM音频格式的wav文件作为系统的输入数据，输出为每帧的基音频率值。最后通过对相关参数(比如端点检测模块中所确定的双能量门限及双过零率门限，基音检测模块中的清浊判别门限以及平滑处理模块中的滑动窗长)的不断调整，可以很好地解决清浊误判，语音段数据漏判以及尖峰的出现等问题。

　　3基音周期特征提取算法的DSP实现

　　3.1 DSP Builder开发环境的确定

　　DSP Builder可以帮助设计者完成基于FPGA的DSP系统设计。除了图形化的系统建模外，DSP Builder还可以自动完成大部分的设计过程和仿真，直至把设计文件下载到DSP开发板上。利用MatlabDSP Builder进行DSP模块设计是SOPC技术的一个组成部分。利用DSP Builder和基本Nios CPU，用户可以根据设计项目的具体要求，随心所欲地构建自己的DSP处理器系统，而再也不必拘泥于其他DSP公司已上市的有限款式的DSP处理器。