系统时钟源的比较选择及高性能PLL的发展趋势

　　在所有电子系统中，时钟相当于心脏，时钟的性能和稳定性直接决定着整个系统的性能。典型的系统时序时钟信号的产生和分配包含多种功能，如振荡器源、转换至标准逻辑电平的部件以及时钟分配网络。这些功能可以由元器件芯片组或高度集成的单封装来完成，如图1所示。

　　系统时钟源需要可靠、精确的时序参考，通常所用的就是晶体。本文将比较两种主要的时钟源——晶体振荡器(XO，简称晶振)模块和锁相环(PLL)合成器，并探讨高性能PLL的发展趋势。

　　图1：安森美半导体提供的完整时钟解决方案。

　　常见的系统时钟源

　　现今非常复杂的系统设计可能需要分配多个逻辑标准和多个频率的时钟信号副本。某些板子也可能需要在几个要求零延迟缓存和沿(上升下降沿斜率)调整缓存的元件之间有精确的沿和同步特性。时钟的多个副本可能需要一个扇出缓存用于多路输出分配。时钟的倍频器可能需要一个PLL合成器。所有这些要求可以结合在一个有挑战性的时钟树型设计中。

　　对于晶振模块和PLL合成器这两种主要的系统时钟源而言，它们各有其优劣势。典型的系统晶振时钟源通常使用的是石英晶体谐振器，尽管这种分立的双器件解决方案(由单

　　独的晶体和IC组成)是可被替代的。为使振荡器工作，石英晶体必须处于动态信号环路中，由增益放大反向器补偿晶振损耗、调节相位偏移并匹配阻抗。增益放大器也必须驱动信号到标准逻辑输出电平的转换，以便系统时钟分配网络使用，且最终由时钟接收器使用。 图2显示的是典型的晶体振荡器时钟的结构示意图。

　　图2：典型的晶体振荡器时钟。

　　从工作原理上讲，石英晶体振荡器是利用石英晶体(二氧化硅的结晶体)的压电效应制成的一种谐振器件。若在石英晶体的两个电极上加一电场，晶片就会产生机械变形。反之，若在晶片的两 侧施加机械压力，则在晶片相应的方向上将产生电场，这种物理现象称为压电效应。如果在晶片的两极上加交变电压，晶片就会产生机械振动，同时晶片的机械振动又会产生交变电场。在一般情况下，晶片机械振动的振幅和交变电场的振幅非常微小，但当外加交变电压的频率为某一特定值时，振幅明显加大，比其他频率下的振 幅大得多，这种现象称为压电谐振。

　　晶体振荡器的频率精确性(针对特定数据表目标)一般表示以+/-PPM(每百万零件)范围偏差的均值。更精确的晶体振荡器可能更昂贵，如更高频晶体振荡器。单独的频率精确度特性由有效位数和不确定性偏差范围、单位以PPM表示。有各种精确性和精度不同的晶体振荡器模块。晶体振荡器的边缘抖动或相位噪声是精确性和精度的独立参数。晶体振荡器时钟模块总时钟抖动的单位是皮秒(ps)，而相位噪声仅当规定超过边带频率范围时有效。