基于CPLD和AD9857的数字化多模式调制单元设计

　　0 引言

　　由于微电子和数字电路的飞速发展以及武器系统速度和性能的大幅提高， 系统对雷达、导航、电子测量等领域内设备的频率范围、分辨率、频率转换时间、信号形式多样化等指标也提出了更高的要求。DDS (直接数字合成) 技术以其极高的频率分辨率(几微赫量级)、极短的频率转换时间(几纳秒级)、相对带宽较宽、输出相位连续、具有任意波形输出能力等优势在数字调制电路中得到了广泛应用。

　　本文介绍用于某跟踪雷达中的数字调制单元的应用设计方案。该方案采用DDS与CPLD相结合的方法， 并通过软件加载来产生各种信号， 从而构成灵活可变的多频率、多模式的数字调制器。同时， 该电路还具有数字化， 体积小， 可在线编程等特点。

　　1 数字调制单元设计

　　1.1 工作原理

　　基于DDS芯片和CPLD的某雷达数字调制单元的原理框图如图1所示。该雷达数字调制单元的设计以AD9857为核心， AD9857是AD公司推出的一种高性能通用正交数字上变频器， 其内部集成了半带滤波器、CIC滤波器、反SINC滤波器、高速数模转换器， 其核心是一个相位连续的直接数字频率合成器(DDS)。在正交调制模式下， 该DDS可接受串口输入的频率控制字， 其控制产生的正交本振信号与基带I、Q信号相乘后再相加，即可产生正交调制信号， 最后通过14位的数模转换器变成模拟信号输出， 从而实现信号的数字调制。该电路中CPLD首先通过AD9857的串口将各种控制字写入内部寄存器， 以实现对AD9857的初始化， 串口时钟使用外部10MHz晶振， 初始化完成后， AD9857输出的PDCLK信号可作为I、Q数据的同步时钟。I、Q数据存储在EPROM中，CPLD中的地址产生单元以PDCLK信号作为基准来产生相应的地址， 并将EPROM中的I、Q数据送入AD9857。

图1 数字调制单元框图

　　1.2 串口初始化

　　系统加电时， CPLD便可对AD9857进行初始化。初始化可通过AD9857的串口将各种控制字写入内部寄存器来实现， 串口时钟使用外部10MHz晶振， 其串口连接关系如图2所示。

图2 串口连接电路

　　编写软件可采用MAX+PLUS II作为平台， 采用模块化的方式， 并结合VHDL和原理输入方式来完成， 初始化模块的原理图符号如图3所示。

图3 初始化仿真符号

　　图4所示是初始化部分的MAX+PLUS II仿真结果。

图4 初始化仿真结果

　　1.3 调制数据的并行连接

　　AD9857 的并行接口主要由14位数据线D0～D13、时钟信号PDCLK、传输使能Txenable组成。

　　为了使该电路具有多种调制模式， 可将调制模式数据存储在EPROM CY7C291中， A0～A13为数据地址， A14～A15为调制模式选择。CY7C291的低14位数据D0～D13与AD9857的并行数据口连接，时钟信号由AD9857的PDCLK引脚提供。其并行连接关系如图5 所示。