PXI总线仪用模块的设计与实现

　　介绍了PXI总线仪用模块的结构和特点，描述了低成本FPGA器件开发模块的各种功能。

　　重点描述了PXI仪用模块必须具有的PCI/PXI总线接口、精密时基和触发控制器的实现，最后探讨了PXI仪用模块针对EMC应采取的措施。实际应用表明所设计的PXI仪用模块完全符合PXI硬件规范，达到了设计要求。

　　PXI规范定义了一种功能强大的仪器平台，用于测量和自动化领域。PXI是基于CPCI平台、并附加仪器规范(如EMI/RFI、机械接口、冷却、触发、设备同步、软件接口等)所构成的仪用平台。测试系统的同步和控制是众多功能测试应用的先决条件，它们依赖于事件检测、激励/响应或相位相关，而PXI提供了满足这种要求所需的电气扩展信号，包括用于仪器同步的系统参考钟PXI_CLK10、PXI TRIG总线、时间非常精密的PXI_STAR触发总线以及用于相邻单板通信的局部总线。PXI仪用系统较GPIB、VXI等仪器系统具有较好的性价比，因而越来越多地被从事自动测试测量的工程技术人员选用或开发PXI仪器。如何设计符合PXI规范特别是仪用要求的PXI模块就成了关键。本文在PXI规范及PXI硬件规范的基础上，借助多通道高速数据采集模块的设计及其应用，揭示PXI仪用模块的设计需要的关键技术。

　　1 PXI总线数据采集模块的结构

　　PXI总线四通道高速数据采集模块是高速、高精度的自动测试模块。整个采集模块从电路上可分为模拟信号调理及A/D转换、系统控制器、PCI总线接口等几个部分。系统控制器包括模拟信号的控制与设置、时基源控制、触发源设置、触发模式设置、采样控制、数据缓冲、数据存储、数据传输等。

　　PXI高速数据采集模块结构如图1所示。信号调理(Conditioning)及A/D转换部分决定了模拟信号采集的性能，时基控制电路为模块和其他PXI模块提供采样和同步基准钟，触发控制器用于接收或发送触发信号，数据缓冲和SDRAM控制器用于数据在板缓存，局部总线控制器用于主机与各控制器进行通信。各控制器均采用Verilog HDL实现。

　　其中，ADC选用AD9235-65，FPGA1、FPGA2分别选用ALTERA公司的EP1C6Q248和EP1C6Q144，在板数据缓存选用Microchip公司的MT48LC8M16A2。

　　采集模块有四个模拟通道，每个模拟通道都有独立的信号调理电路、ADC和在板数据缓存。在系统控制器FPGA1的控制下，当满足预设的触发条件时，将A/D转换后的数据送入SDRAM，然后计算机将数据读入进行分析和保存。

　　2 PCI/PXI接口的实现

　　PCI/PXI接口需要设计PCI控制器、Back-end接口，并且需要满足CPCI规范的电气要求。这些电气要求包括电源解耦、信号分支(stub)终结、信号分支长度约束、热插拔、3.3V/5V信号环境等。多通道高速数据采集模块采用Verilog HDL在EP1C6Q144中实现32位Slave PCI控制器、Back-end接口，通过它来实现仪器模块与计算机之间的通信，如图2所示。