基于FPGA的DDS信号源设计及误差分析

　　中图分类号　TN74

　　1　引言

　　随着电子技术的飞速发展,很多领域对信号的频率准确度和稳定度提出了越来越高的要求,于是出现了高稳定和高准确度的晶振,但应用领域的拓展不仅 需要在一个固定的频率上有较高的频率准确度和稳定度,在很多的频点上同样要求也很高,而高稳晶振只能在一个固定的频点或很小的范围内满足要求,例如短波通 信电台,需要成千上万的通信频点才能满足要求,频率合成技术就应运而生了,20世纪30年代提出了直接频率合成技术,利用单个或不同频率的晶体振荡器作为 基准信号源,经过倍频、分频、混频等途径直接产生许多离散频率的信号。随后出现了间接频率合成技术(锁相频率合成),它是利用一个高稳定度和准确度的参考 晶体振荡器通过压控振荡器综合出大量离散频率的一种技术。随着VLSI的发展,直接数字频率合成(DDS)技术产生了,它具有以上两种频率合成技术所不具 备的优势:1)频率切换时间短; 2)频率分辨率高; 3)相位变化连续; 4)输出波形灵活等优点。

　　2　DDS的原理

　　DDS是一种从相位出发,直接对参考的正弦信号进行抽样,得到不同的相位,通过数字计算技术产生对应的电压幅度,最后滤波平滑输出所需要的频率,正弦信号可以用下式表示

　　式(1)中t是连续的,要用数字方式实现,先将其离散化,用周期为Tclk的时钟对其进行采样,采样频率为fclk,连续两次采样之间的相位增量为:

　　将周期2π分为2N份,则相位的量化单位为δ

　　DDS的基本原理框图如图1所示,它主要由参考时钟、相位累加器、相位寄存器、波形存储器、D/A转换器、低通滤波器等组成。

　　在每一个时钟周期,频率控制字和相位累加器中的值进行累加,并同时对2N取模值,得到的和作为相位值在波形存储器中进行查询,根据相位和正弦值 幅度的一一对应关系得到数字量的正弦值,经过D/A的变换得到阶梯模拟信号,最后通过低通滤波器平滑后得到由频率控制字决定的正弦波。

　　根据采样定理,输出信号f0=0.5fclk,但实际应用中为保证输出信号的质量,一般输出信号频率只有输入信号频率的25%。由DDS的原理 可知,式(1)为DDS的分辨率,也即输出正弦信号的最小步进,它与参考时钟频率和累加器位数N有关,要想得到精细的分辨率,可以降低时钟频率也可以增大 累加器位数,但降低时钟频率也同时会降低输出的信号频率,要根据不同的应用场合来决定。

　　3　DDS的FPGA实现

　　DDS技术的实现依赖于高速、高性能的数字器件,可编程逻辑器件以其速度高、规模大、可编程以及有强大的EDA软件的支持而非常适合实现 DDS,本次设计采用Altera的Cyclone系列中的EP3C5E144C7,它包含4608个逻辑处理单元,片内集成2个锁相环,设计软件采用原 理图加上Ver-ilogHDL程序相结合的方法输入。