HSIC-C60I型高速相机USB采集方式的实现

    0 引言

    HSIC-C60I 型相机是笔者自行开发研制的基于 EMCCD芯片的高速相机，该相机采用“CPLD/SRAM+采集卡”的图像数据采集方式，即首先通过 CPLD 控制将一帧图像数据传输至 SRAM 里储存，然后再通过采集卡将数据采集到计算机。这种采集方式不仅成本高，结构复杂，实现和使用起来不方便，更重要的是将相机的运行模式基本局限在单帧模式，从而限制了 HSIC-C60I 相机的整体性能及其应用。改用USB2.0 的采集方式来解决以上问题。

    1 HSIC-C60I 型高速相机系统的基本组成

    HSIC-C60I 相机系统的基本组成如图 1 所示，前端相机与图像数据发送系统主要由 EMCCD 芯片模块、时序及驱动模块、光发送模块和电源模块组成，远端接收、采集与显示系统由光接收模块、采集控制模块和计算机组成，图像数据及控制指令通过光纤进行传输。

    在 HSIC-C60I 相机系统的前端和远端同时实现用 USB方式进行图像数据采集。前端相机系统部分，在图像数据未通过光纤传输之前，通过 USB 直接采集至计算机进行存储和显示。另外，图像数据由光纤传输至远端，在通过光模块接收以后，再通过 USB 方式进行采集。

    2 相机系统 USB2.0 采集方式的硬件实现

    2.1 USB 接口控制模块及其同步 DMA 读时序[1]

    选用基于 Cypress 公司 CY7C68013 芯片的通用 USB 接口控制模块，实物如图 2 所示。通过 USB 总线进行数据传输，提供系统驱动文件，并以动态链接库的形式提供一系列函数，应用程序通过调用这些函数，把相应的功能转变成模块硬件接口上的一系列脉冲和电平，发送到外围逻辑，进行指定的数据传输。

    模块的同步 DMA 读时序如图 3 所示。IFCLK 是 DMA批量数据传输的同步时钟，外部逻辑 CPLD 使用 DMAWR脉冲把数据写入模块的内部缓冲区（2048 字节）内，每写满一个数据包（512 字节）后，数据从模块自动传送到主机。当主机没有读取数据时，模块内部 2048 字节的缓冲区被写满后，缓冲区“满”标志 FIFOFull 有效，外部逻辑停止写数据。

    2.2 用 CPLD 逻辑电路编程进行采集时序控制

    基于 USB 接口控制模块的 DMA 批量数据传输模式，通过 CPLD 控制实现高速数据采集，图 4 显示了模块与 CPLD之间的主要管脚连接。采用 CPLD 产生逻辑电路，主要功能是调整图像数据及控制信号，使其时序满足 USB 接口模块的要求，选用 XILINX 公司的 XC95108 芯片，在 ISE 集成软件环境中进行设计开发。