基于FPSLIC带MP3功能的数码相机

    引 言

    一般的数码相机主要由图像采集控制芯片、JPEG/MPEG压缩芯片和嵌入式系统组成,市场上的大部分产品都是通过多片处理芯片实现的。笔者采用一片SoC芯片FPSLIC(Field Programmable System Level IntegrationCircuits)实现了一个功能强大的便携式数码相机。

    FPSLIC芯片里含有1个带有丰富外设的AVR单片机内核、1个高速FPGA内核和1个存储器。FPGA内核基于SRAM结构,带有10 ns分布式可编程SRAM、8个全局时钟,并具有Cache Logic性能,门数为5 000~40 000。AVR内核采用哈佛结构,具有独立的数据和程序总线,采用单周期指令,运算速度高达1MPS/MHz。根据数码相机的实际需要,采用含有40 000门FPGA的FPSLIC芯片AT94K40AL。它内含40 MHz的AVR单片机、20 KB的程序存储器和16 KB的随机存储器。

    1 系统总体设计

    如图1所示,系统充分利用FPSLIC内部的FPGA实现LM9627的图像采集控制,以及液晶显示接口和键盘控制接口。利用FPSLIC内部的高速AVR实现图像压缩、闪存读写和蓝牙无线接口。它们之间的图像数据交换是通过双口RAM实现的,AVR和FPGA之间的握手控制是通过I/O口线实现的。由于图像数据量较大,按640@480分辨率、8位图像来算,需要几十万字节,所以外部扩展了2片工作在乒乓方式的512 KB SRAM作数据缓存。

    同时,采用1片128 MB的Flash和USB1.1接口实现大容量U盘,来存储图像数据;采用MP3解码器AT89C51SND1C实现MP3音乐的播放。

    2 FPGA图像采集的设计

    图像采集部分主要由FPSLIC内部的FPGA、LM9627和512 KB SRAM三个部分组成。在进行图像采集时,FPGA通过控制时序,把LM9627采集的图像数据按照一定的格式存入512 KB SRAM里,主要有以下三个步骤。

    2.1 图像数据的采集

    在采集图像的过程中,最主要的是判别一帧图像数据的开始和结束时刻。在仔细研究了LM9627输出同步信号的基础上,用VHDL语言实现了采集过程起始点的精确控制。

    VSYNC是垂直同步信号,其上升沿表示一帧新图像的到来,下降沿表示一帧图像数据采集的开始(CMOS图像传感器是按列采集图像的)。HREF是水平同步信号,其上升沿表示一列图像数据的开始。PCLK输出数据同步信号。当HREF为高电平时,才能开始有效的数据采集。PCLK下降沿的到来表明数据的产生,PCLK每出现一个下降沿就传输一位数据。HREF为高电平期间共传输640位数据。在一帧图像中,即VSYNC为低电平期间,HREF出现480次高电平。当下一个VSYNC信号的上升沿到来时,就表明分辨率640@480的图像采集过程结束。

    2.2 FPGA对SRAM的控制