GPS L2 CM码产生和同步的FPGA实现方法

　　1　引言

　　2000年5月1日,克林顿总统宣布停止对GPS卫星实施SA技术,这标志着GPS现代化的开始[1]。对于民间用户而言,GPS现代化主要是在GPS第二导航定位信号上增设了一个新的伪噪声码,即L2-C码。

　　2005年9月26日,第一颗增设了L2-C码的GPS卫星入轨运行,GPS现代化迈出了重要的一步,该卫星和后续将发射的13颗GPSⅡR-M卫星能够为全球广大用户提供一个新的民用伪噪声码(L2-C码),即常说的第二民用导航定位信号[2]。

　　L2-C码包括L2 CM码和L2 CL码。L2 CM码的产生和同步是实现GPS软件接收机的关键技术之一,L2 CM码10230的码长和良好的相关特性直接关系到系统的抗干扰、抗多路径衰落、抗截获性能[3]。目前,数字化处理的手段主要有专用集成电路(ASIC)和通用数字信号处理器(DSP)。专用集成电路是一种比较“硬”的设计方法,其优点是处理速度快,缺点是灵活性差,DSP是一种“软”的设计方法,使用灵活,比较容易实现模块化,使用FPGA实现数字信号处理算法,结合了以上两种方式的优点,既有很高的处理速度,又具有一定的灵活性。

　　本文对国内研究相对较少的基于FPGA平台的L2CM码产生和同步进行了相应的研究。

　　2　L2 CM码的结构和数学模型

　　M序列是最大长度线性反馈移位寄存器的简称,它具有近似随机序列的性质,又能按照一定周期产生和复制,m序列的一般结构如图1所示,其中Bi(i=1,2,3,…n)表示各移位寄存器的状态,Ci(i=1,2,3,…n)对应各移位寄存器的反馈系数,Ci=1表示该级移位寄存器参与反锁,Ci=0表示该级移位寄存器不参与反馈。从图1可以看出,m序列是由n个串接的寄存器、1个移位寄存器以及一个模2加法器组成的反馈电路所构成的,每个移位寄存器称为移位寄存器的级,每一级只能为0和1两种状态中的一种,移位时钟到来时使每一级的状态向下一级移动,成为下一级的新状态,移位寄存器其末级输出即为m序列的输出。

　　L2CM码发生器是由一个27级的反馈移位寄存器产生的部分G码构成,其产生的码长为N=10230,该反馈寄存器对应的m序列G码为[4]G=1+x3+x4+x6+x8+x9+x11+x13+x18+x19+x21+x24+x27,在复位信号到来时,被赋予统一初相,各个寄存器使用一个二输入异或门通过线性反馈方式连接,通过对应位的寄存器抽头抽取当前状态值,并通过异或产生对应的新的状态值,产生L2CM码。其中抽头的设定方式根据GPS卫星所规定的L2CM码初相表来实现,例如1号卫星的相位选择为742417664(OCTAL),终止相位为552566002(OC-TAL),从中截取的G码即为L2 CM码,其码长为10230,具体结构如图2所示[5]。

　　3　L2 CM码产生和同步的FPGA实现