基于FPGA的DS/CDMA解扩解调模块设计与实现

　　在CDMA 通信系统中, 用于基站信号转发的接收机是一个核心模块, 一台接收机只是处理一路用户的解扩解调显然是不合理的, 为了提高接收机的效率和降低成本, 有必要设计一种多路CDMA 信号通用解扩解调平台。而 FPGA 具有功能强大, 开发工程投资小,周期短, 可反复编程修改, 保密性能好, 开发工具智能化等优点, 本项目决定采用FPGA 作为设计平台; 本文首先建立了CDMA 信号的扩频调制与解扩解调系统模型, 然后提出设计这样一个多路CDMA 信号通用解扩解调平台。该平台将保证处理CDMA 解扩解调的通用性, 既可以将此平台用在CDMA 信号蜂窝基站的建设上, 也可以用在CDMA 卫星地面的基站建设上。

　　1 DS/CDMA 信号解扩解调的系统模型

　　根据国际上 DS/CDMA 信号发展的现状, 我们希望设计一个可以对DS/CDMA 信号进行解扩解调的通用平台, 该平台的系统模型如图1 所示。

　　分析该系统模型在不考虑噪声与干扰的情况下,该系统的输入信号经正交下变频到基带:

　　其中ω₀为本地载波频率, Φ₀为本地载波相位。基带A/D 后对各用户信号做并行的数字解扩解调, 下面以用户 1 为例进行讨论。由于各用户信号相互独立,必然与本地载波有不同的频偏, 需要在数字处理中分别通过AFC( 自动频率控制) 进行纠正。对用户1 ,经过AFC 后有:

　　其中ω₀₁和Φ₀₁分别为DDS 产生的频率和相位。令

　　并且考虑被引入数字解扩解调过程中的噪声 则可表示为:

　　假设已完成对用户1 扩频序列p1的捕获与跟踪锁定, 即 作相关运算得到:

　　将上式中各相关运算项分别记作:

　　假设已经完成符号同步, 即积分运算从符号起点t 开始, 到符号终点(t+Ts)结束, 则根据扩频调制模型可知, 在整个积分过程中相位φd1为常数。因此上式可化简为:

　　对的相位做差分得到:

　　由上面的分析可知, 要对做出正确的相位判决, 必须满足如下条件:

　　其中△fi为用户1 信号经过载波同步后的残留频差。可见, 在不考虑噪声与干扰的情况下, 只要本地载波与发射载波间的残留频差△fi不超过符号速率 fs的1/8, 就可以保证相位判决的正确。特别的, 当△fi→0 即时△ω1→0, 有:

　　即, 只要AFC 将载波残留频差△fi降低到足够小, 就可以将用户发射信号完全恢复。对于相位判决输出做格雷映射得到符号,再联合相位判决误差进行维特比译码, 最后就得到了去完卷积后的二进制比特流

　　2 基于FPGA 来设计CDMA 解扩解调的过程