基于硬件仲裁和串行总线的多主通信

　　引 言

　　随着单片机技术的发展和单片机芯片价格的下降，利用多个相同类型或不同类型的单片机构成一个多单片机系统，可以获得良好的系统灵活性和性能价格比，如可以用一个AT89C52单片机作多功能外围器件芯片。系统内多个单片机之间的通信可以有多种方式，如硬件UART、片内SPI/I2C总线、软件模拟 SPI/I2C总线、I/O口、双口RAM和基于I2C总线及FRAM的通信方式。其中，基于串行总线(SPI或I2C)及串行接口存储芯片(FRAM或 SRAM，如DSl302芯片内的SRAM)的通信方式是一种简单、高效、实用的解决方法。此时，系统可以有多个主机，需要解决串行总线的仲裁问题，即在 某一个时刻只允许一个主机占用串行总线。在参考文献[1]和[4]中，分别采用测试序列和时间片的软件仲裁方法实现，需要占用CPU的处理时间，且在仲裁 过程中有可能受到外部干扰，因此对软件编程的可靠性有较高的要求。本设

　　计利用优先编码器74HCl48和译码器74HCl38，通过硬件方式进行总线仲裁.使仲裁所需时间大为缩短，可靠性得到提高。

　　下面着重以n=8个主机系统为例说明串行总线硬件仲裁的实现方法，并将其推广到n>8的多机系统中。

　　1 译码器74HCl38功能简介

　　74HCl38是十分常见的三线一八线译码器。该译码器有3个输入 A2、Al、A0，它们总共有8种状态的组合，可以译出8个输出信号Y0～Y7。从表1所列的74HCl38真值表中可以看出：当STA、STB、STC 不满足使能条件时，Y0～Y7输出为1，均为无效信号;而当74HCl38满足使能条件时，Y0～Y7其中一个为0，即有一路有效信号(由A2、Al、 AO决定)，其余为1。(74HCl38引脚排列参见图1)

　　2 优先编码器74HCl48功能简介

　　74HCl48是八线一三线的优先编码器。该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端EI，输出使能端EO和优先编码 器工作状态标志GS。从表2所列的74HCl48真值表中可以看出：当EI=1时，不论8个输入端为何种状态，3个输出端均为高电平，且输出使能端和状态标志端均为高电平，编码器处于非工作状态;当EI=O，且至少有一个输入端有编码请求信号(逻辑O)时，GS为0，表明编码器处于工作状态，否则为1。由 真值表可知，在8个输入端均无低电平输入信号和只有输入O端(优先级别最低位)时，A2AlAO均为111，此时可由GS的状态加以区别。当GS=1时，表示无输入信号，A2A1A0=111为非编码输出;当GS=O时，A2AlA0=111表示响应输入O端为低电平时的编码输出。E0只有在EI为0，且 所有输入端为l时，输出为0，用于级联。

　　由表2可知，输入优先级别的次序依次为17，16，15，14，13，12，11，10。输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级 别高的输入端无低电平时，输出端才输出相对应的输入端的代码;同时，74HC148的编码输出为反码。例如，当17为O时，编码输出为000。 (74HC148引脚排列参见图1)