一种基于动态阈值NMOS的1.2VCMOS模拟乘法器

　　随着便携式电子产品的不断发展，以及各国对节能的严格要求，低功耗集成电路及电子系统已经成为技术发展的方向之一，而低电源电压是实现低功耗最 直接有效的方法，其中CMOS模拟集成电路的低压低功耗设计是实现低压低功耗集成电路的难点。模拟乘法器作为模拟电路中最基本的电路之一，在自适应滤波 器、频率倍增器、各种调制解调器等电子系统中具有广泛的应用。传统的模拟乘法器—般采用Gilbert结构实现，由于电源到地的通路上至少有3～4个晶体 管，没有办法实现低压低功耗，必须采用新的电路结构实现。

　　采用动态阈值NMOS晶体管作为两路输入信号的输入晶体管，节省了输入晶体管和偏置晶体管的数目，实现了低压低功耗的目的。文中首先对动态阈值NMOS晶体管的特性进行了系统分析，包括跨导、频率特性等，再提出了一种基于动态阈值NMOS晶体管的1.2 V CMOS模拟乘法器，并进行了性能分析，采用Hspice进行了各种参数的仿真，对仿真结果进行了比较分析和讨论。

　　1 动态阈值NMOS晶体管

　　所提出的动态阈值NMOS晶体管的工艺基础是传统标准双阱CMOS工艺或P阱CMOS工艺，其特点是两个输入信号同时加到NMOS的栅极(G) 和衬底(B)端，即输入电压为VGS和VBS，不需要引入特殊的工艺步骤。当NMOS的VBS=0时，就是常用的准恒定阈值电压增强型NMOS晶体管，如 果VGS和VBS同时在变化，而VBS的变化直接会影响VTH(N)变化。式(1)是当VGS一定时，NMOS阈值电压VTH(N)与VBS的关系，表明 当VBS增大时，VTH(N)会随之减小，所以动态阈值是实现CMOS模拟电路低压化的理想技术之一。

　　其中，VTH0(N)是VBS=0时的NMOS阈值电压，φF为表面电动势，γ为体效应因子。

　　当动态阈值NMOS晶体管满足VDS≥VGS-VTH(N)时，即晶体管工作在饱和区，IDS与VGS、VBS之间的关系如式(2)所示。

　　基于CSMC 0.6 μm DPDM CMOS工艺的BSIM3V3 Spice模型，采用Hspice进行仿真，以验证动态阈值NMOS晶体管的V-I特性。图1为不同VBS条件下的VDS～IDS关系曲线VGS=1.2 V，自下而上5条曲线所对应的VBS分别为0 V、0.3 V、0.6 V、0.9 V和1.2 V，表明在相同VDS条件下IDS随着VBS的不断增大而增大。图2为不同VGS条件下的VBS～IDS关系曲线VDS=1.2 V，自下而上7条曲线所对应的VGS分别为0 V、0.2 V、0.4 V、0.6 V、0.8 V、1.0 V和1.2 V，其中VGS为0 V、0.2 V、0.4 V的3条曲线由于IDS数值太小，已与横坐标几乎重合，图2表明在相同VBS条件下IDS随着VGS的不断增大而增大。

　　将式(2)分别对VBS和VGS求偏导，即可以得到

　　由于体效应因子γ的值较小，所以gmbs。