基于DDS的500MHz波谱仪锁场信号电路的设计

　　0　引言

　　一个具有稳定、高分辨特性的锁场射频信号对高分辨核磁共振波谱仪具有重要意义,它被用于波谱仪的锁定静磁场(简称锁场)工作。当波谱仪锁定静磁 场后,不断检测磁场并获得磁场漂移误差,然后根据误差对静磁场进行调整达到稳定磁场的目的。其中传统的波谱仪采用混频的方法产生需要的锁信号,但是由于信 号合成技术的不断发展,直接数字频率合成DDS技术开始备受重视[1]。DDS技术是利用数字化方法产生信号的一种方法,其基本原理就是根据采样定理,利 用全数字的方法与频率相对应正弦线性相位序列,并将此序列完成相位到幅度的转换,从而得到所需要的高频率、高转换速度、高分辨率、高稳定度的信号[2]。

　　课题采用FPGA芯片EP2C8Q208C6作为系统控制核心,并利用DDS芯片和功率调理电路输出经过调制后的锁场信号和锁磁场控制部分的接 收机本振信号。该方法使锁磁场控制部分的信号发射、信号接收、误差输出等工作被集成在一块电路板中,简化了系统的结构,提高了系统的灵活性和核磁共振波谱 仪的数字化能力[3],并为将来研制800MHz波谱仪提供了参考。

　　1　锁场信号电路方案设计

　　将锁场控制单元中的锁场信号产生部分、接收机信号处理部分和锁场误差信号输出部分安置于一块电路板中,并利用DDS电路可以同时产生锁场信号和 接收机本振信号,简化锁场控制单元系统结构。图1为产生锁场信号和接收机本振信号的功能框架。课题中核磁共振波谱仪的锁场信号要求频率分辨率达到0·1 Hz,并且信号要求具有较高的稳定度和准确度。电路板的时钟从背板引入,为+4 dB·m的40 MHz截断正弦波信号。将该时钟信号进行放大和分路后,作为FPGA和DDS的时钟信号。系统通过FPGA芯片控制DDS芯片产生信号,经过7阶LC椭圆 低通滤波器后,利用功率放大电路和可变衰减电路使输出信号满足要求。

　　2　硬件电路设计与实现

　　2. 1　DDS电路设计

　　DDS电路的核心是DDS芯片,并利用FPGA控制DDS芯片产生需要的信号。虽然利用合适的算法结合数字逻辑芯也可以完成DDS的工作 [4-5],但是在当前频率段下,这种方法会使硬件成本增高、电路结构复杂,并加大电路板体积。现在市场上已经有了非常成熟的DDS芯片。考虑到电路的扩 展性,该系统采用AD9958。该芯片具有2个输出通道,时钟频率可达480 MHz,内部集成了32位的调频和14位的相位偏移以及10位的DAC输出。利用AD9958可以同时输出经过调制的、满足0·1Hz分辨率的锁场信号和 接收机本振信号。另外,由于AD9958具有800Mbit/s的串行I/O口和较低的功耗,可以满足电路快速切换、低功耗以及输出信号的技术指标。