超高速数字分幅相机的驱动电路与图像采集系统设计

    1 前言

    超高速数字分幅相机目前广泛应用于等离子物理学、光谱学、光电子学、流体力学、动力学、爆炸研究、材料科学、非线性光学、激光物理学、弹道及射程研究、冲击波研究等工程与科技领域。 因此，超高速数字分幅相机的研制具有重要意义，目前成为国内外学者研究的热点之一。

    超高速数字分幅相机由光学分幅系统、 快门系统、CCD驱动电路系统、信号采集及处理系统、自动测试仪器通信系统五部分组成。 其中 CCD 驱动电路系统和信号采集及处理系统是本设计的主要研究内容。 为了保证 CCD 稳定可靠的工作， 必须设计出符合 CCD 正常工作所要求的驱动脉冲和控制电路。 只有在合适的时序驱动下，CCD 芯片的转换效率、信噪比等光电转换特性，能达到器件工艺设计所规定的最佳输出稳定可靠的视频信号。因此，产生严格的 CCD 芯片驱动时序，是成功设计超高速数字分幅相机的重要部分。 而Cameralink 接口电路负责将我们采集得到图像信号上传到上位机，对于整个系统来说也是很重要的一个环节。 目前传统的 CCD 驱动设计方法有很多， 具体设计方法根据不同的需要来进行设计。 直接数字电路驱动方法硬件复杂，电路面积大，调试也比较困难。 单片机驱动方法驱动频率比较低，不能满足高速、大面阵 CCD 驱动时序要求； EPROM 驱动方法程序单调复杂，不适合设计大面阵 CCD 的驱动时序电路；专用 IC 驱动方法虽然设计和调试比较简单，但是缺乏灵活性；可编程逻辑器件驱动方法易于模块划分和复用、移植性强、通用性好，而且硬件描述语言是纯文本文件，方便设计人员进行直观的检查、调试。

    2 系统设计

    由于本设计所选用的CCD 芯片是SONY公司的ICX205AK。 它是隔列转移型面阵CCD，且分辨率较高（1360*1024）。 面阵 CCD 的驱动时序要很好地保证光积分、列转移、水平寄存器输出等状态的平稳过渡，避免图像信息的丢失。 并确保所有转移时钟的上升沿和下降沿能够足够的快，因为过慢的时钟驱动会导致过短的交叠时间，从而导致电荷转移效率降低， 像素点分离效果差以及垂直条纹的出现。这种 CCD 的驱动时序比较复杂，故本论文采用了现场可编程逻辑器件来设计时序电路。

    该系统的原理框图如下图 1 所示。 其中 FPGA 芯片产生 CCD 读出的一系列时钟信号和 AD9824 芯片所需要的 8种时钟信号；它还将 AD 转化后的数据进行预处理，然后通过 cameralink 接口上传到上位机。 XC164cm 单片机通过它的 IO 端口对 AD9824 芯片的寄存器进行配置， 来调节放大率， 增益等调节； 它还有一个功能就是具 CAN(ControllerArea Network)通信功能 ，以后我们可以通过带 CAN 总线的GPIB 接口来进行通信。