高帧频DVI接口彩色CMOS数字相机系统设计

    0 引  言

    高速摄像不仅是工业、科研等对瞬间运动变化过程研究不可缺少的技术手段,而且是国防和军事应用的重要技术。近年,随着新的高速数字图像传感器的快速发展,新型的数字化高速摄像系统不断推出,正在逐步取代传统胶片高速摄影系统。由于CMOS(complementary metal oxidesemiconductor)图像传感器成像过程和像素转移输出工作原理不同于CCD(charge coupled device)图像传感器,CMOS图像传感器能够更快的将像素数据转移输出,其APS(active pixel sensor)像元结构技术的不断完善,使其成像性能进一步提高,因此在高帧频数字摄像领域CMOS图像传感器的优势要超过CCD图像传感器。高帧频CMOS数字相机系统,具有帧频高、分辨率高、动态范围大、功耗低、实时性好、存储介质灵活等优点,因此该系统的设计需要高速逻辑时序驱动器和高带宽的数字输出接口。

    1 系统总体结构设计

    高帧频数字相机系统大体可分为成像单元、时序逻辑控制单元和接口单元3个主要组成部分。如图1所示,成像单元主要由Micron公司的1 280 pixel@1 024 pixel 130万像元的高帧频CMOS图

的核心,采用Xilinx公司高性能FPGA Virtex-II Pro来完成图像传感器驱动控制时序、各种串行接口总线、Bayer彩色图像阵列转换功能模块和DVI-I输出接口控制模块的设计。接口单元包括:DVI-I 2.0高速数字视频图像输出接口,该接口设计中兼容了SXGA标准模拟RGB视频信号输出,将在第3小节详细介绍该接口的设计与应用;电源输入与相机控制接口,该接口单元包含直流电源的输入和DCDC转换模块,由RS232串行接口向相机发送初始化工作参数和控制命令字,并且接口包含相机外同步触发信号的输入。

    2 FPGA时序逻辑和内部功能单元模块设计

    该数字相机系统之所以集成度高,是因为系统采用SOPC (system on a programmable chip)设计方案,大部分功能都在一片高性能FPGA内设计完成。如图2所示,FPGA内设计包含:图像传感器驱动时序模块、DCM时钟分配管理模块、数据格式转换FIFO缓冲模块、测试图像生成模块、双口RAMs模块、Bayer滤波阵列转换模块、SiI178 I2C控制信号和视频同步信号产生模块、串口通信初始化参数存储与外同步控制模块、SPI串口多路DAC控制模块等。下面主要介绍其中2个系统关键模块的设计。

    2.1 图像传感器驱动时序设计

    在图2中,我们可以看到FPGA对CMOS图像传感器的所有驱动信号、应答信号和输出数据总线。CLK_SENSOR为图像传感器工作的主时钟,也是图像传感器像素数据输出时钟频率,所有驱动控制信号都是在该时钟的同步控制下工作,MIMV-13图像传感器的最高象素时钟为66 MHz,整幅图像输出最高500 frame/s。PG是传感器成像单元清空复位信号,低电平有效;TX是成像单元电荷输出转移信号,低电平有效。所以在PG由低变高,并保持高电平,一直到TX信号由高变低这段时间为图像传感器的一帧图像的积分时间,然后由行地址信号ROW_ADDR输入想转移区域的行地址,再加上其它像素转移信号的流水控制就可以把感兴趣区域或整幅图像由100 b的图像数据总线输出到FPGA内FIFO缓存器中进行格式的转换,为后续的Bayer彩色阵列编码变换处理准备数据。该图像传感器像元灰度级为10 b,也就是说每个像素时钟同时输出10个像元数据,因此大大提高了图像传感器图像数据输出速率,图像传感器的帧频得到了极大提高。CMOS图像传感器驱动时序设计仿真结果如图3所示。