基于DSP+CPLD的新型智能监测系统设计与开发

　　1 背景及DSP+CPLD 系统优越性

　　作为电气主设备, 电动机是数量最多的一种, 电动机及其保护的运行正常与否, 直接关系到国计民生。据统计, 可靠的保护每年可减少约 20 万台(次)以上的电动机烧毁, 减少经济损失数亿元。传统智能仪器大多数都是在单片机系统基础上开发的。基于单片机的保护装置受其内部结构、时钟和总线的限制, 运算能力弱, 实时性差, 软硬件通用性不强, 系统灵活性不高, 日益不能满足上述需要。DSP处理器因内部采用了区别于传统单片机冯·诺依曼结

　　构的哈佛结构而克服了取指令和数据都通过同一条总线完成而造成的传输通道瓶颈效应的问题。可编程逻辑器件(PLD) 经历了从PROM、PLA、PAL、GAL 等低密度的PLD, 发展到 CPLD 和 FPGA 两种大规模的PLD, 开发工具越来越完善, 应用越来越普及。将CPLD/FPGA 和 DSP 技术的结合起来实现 DSP 器件系统的解决方案, 为测控仪器向高层次智能化方向发展提供了充分的现实可行性。

　　为实现对电力系统大型设备智能在线监测, 本文以WSM2000 DSP 智能电动机保护装置项目为背景,对一种 DSP+CPLD 新型的智能仪器结构进行了研究和设计。

　　2 系统结构

　　本系统采用美国TI 公司生产的浮点DSP 器件TMS320C32 作为底层主处理器件, 实现对A/D 采集得到的数字信号进行处理, 并且把所有控制电路、地址分配等设计在EPM7128S 中, 使整个系统结构简单化,体积小型化, 功能多样化。AD1674 用来进行信号的采集, FLASH Memory 用来存放软件代码、主要功能参数、故障数据记录等; SRAM的功能一是程序仿真时使用, 二是在系统脱机运行时, 将FLASH Memory 中的软件搬运到SRAM中运行, 提高软的运行效率。系统功能模块图1 所示。

　　CPLD 的开发是指用利用CPLD 芯片并借助于其开发系统, 按照开发系统的工作步骤, 将用户设计转化成CPLD 配置数据并下载到CPLD 芯片中实现用户设计要求的全过程。其设计流程图如图2 所示。

　　4 液晶显示( LCD) 模块设计

　　1 )硬件接口设计内置T6963C 控制器型液晶显示模块接口, 由指令锁存器、数据锁存器、数据缓冲器、状态寄存器以及数据控制电路、数据栈区等组成。接口部实现了CPU 和T6963C 内部寄存器及其所管理的显示存储器的存取操作, 实现了CPU 操作时序与T6963C 内部工作时序的转换。CPU 对 T6963C 的每次操作时, 接口部的锁存器保留了其发来的指令代码或显示数据, 并立即封锁了接口部的对外电路, 将后续的处理过程转换到T6963C 控制部的工作时序上, 直到处理完成, 方释放接口部对外电路, 等待下一次访问。T6963C 与TMS320C32 和EPM7128S 接口如图3所示: