基于FPGA与外部SRAM的大容量数据存储

　　1 引言

　　随着数字信号处理技术的不断发展，大容量可编程逻辑器件的不断涌现，FPGA技术越来越多地应用在大规模集成电路设计中。在此硬件系统设计中，经常会遇到需要大容量的数据存储的情况，下面我们将针对FPGA中内部BlockRAM有限的缺点，提出了将FPGA与外部SRAM相结合来改进设计的方法，并给出了部分VHDL程序。

　　2 硬件设计

　　这里将主要讨论以Xilinx公司的FPGA(XC2S600E-6fg456)和ISSI公司的SRAM(IS61LV25616AL)为主要器件来完成大容量数据存储的设计思路。

　　FPGA即现场可编程门阵列,其结构与传统的门阵列相似,大量的可编程逻辑块( CLB , Configurable Logic Block ) 在芯片中央按矩阵排列,芯片四周为可编程输入/输出块( IOB , Input / Output Block),CLB行列之间及CLB和IOB之间具有可编程的互连资源(ICR,InterConnectResource)。CLB、IOB和ICR都由分布在芯片中的SRAM静态存储单元控制，SRAM中的数据决定FPGA的功能,这些数据可以在系统加电时自动或由命令控制从外部存储器装入。

　　在进行数据存储时，可直接将数据写入FPGA内部的BlockRAM中，在一定程度上减少了FPGA的资源分配。但FPGA内部自带的RAM块毕竟是有限的，当需进行大容量数据存储时这有限的RAM块是远远不能满足系统设计要求的。此时，就需要将FPGA与外部RAM相结合完成大容量数据存储。具体硬件电路如图一所示：

　　3 IS61LV25616AL功能简介

　　IS61LV25616AL是Integrated Silicon Solution公司(ISSI)的一款容量为256K×16的且引脚功能完全兼容的4Mb的异步SRAM，可为Xilinx公司的Spartan-2E系列FPGA提供高性能、高消费比的外围存储。除了256K×16异步SRAM外，ISSI还提供128K×16、512K×16、256K×8、512K×8和1M×8的异步SRAM。 IS61LV25616AL引脚结构框图如图二所示：

　　3.1 主要特征

　　(1)工作电压：3.3伏;

　　(2)访问时间：10ns、12ns;

　　(3)芯片容量：256K×16;

　　(4)封装形式：44引脚TSOPII封装，也有48引脚mBGA和44引脚SOJ封装;

　　(5)采用0.18μm技术制造。

　　3.2 引脚功能

　　(1)A0～A17：18位的地址输入线;

　　(2)IO0～IO15：16位的三态数据输入输出线;

　　(3)写控制线;

　　(4)片选信号;

　　(5)输出使能信号;

　　(6)低字节、高字节使能信号;

　　(3)～(6)的控制线均为低电平有效。

　　3.3 控制逻辑电路设计

　　如图三所示，控制逻辑由FPGA来实现。主要包括读地址产生器、写地址产生器、读写时钟信号产生器及读写控制等几部分。下面分别加以讲述。

　　(1)写地址产生器：由于设计时采用256K×16的SRAM，故有18位地址，写地址产生器用18位计数器实现。靠外部时钟驱动，每进行一次写操作后,读写控制单元产生计数脉冲，使其增1，直到18位计数器计满再循环写入地址为0的空间。