一种DC/DC变换器中差分延迟线ADC的实现

　　传统的DC/DC变换器一般采用模拟控制方式，它具有体积小，功耗低等优点，但易受噪声影响。而数字控制的DC/DC变换器对工艺参数和环境不敏感、控制算法可通过编程实现、易于集成，且能大大缩短产品的开发周期。

　　1 DC/DC变换器结构

　　数字控制器主要由模数转换器(ADC)、数字补偿器(Digital Compensator)和数字脉冲宽度调制器(DPWM)组成。一种常用的数字控制器如图1所示。主电路输出电压与基准电压经ADC进行比较并转换为相应的数字误差信号，数字补偿器则根据误差进行补偿得到给定数字信号。经DPWM转换成时间信号，控制主电路开关通断。

　　2 延迟线ADC

　　标准CMOS工艺下一个逻辑门延迟td与电源电压VDD叻有这样一个关系

　　其中，K是一个与器件和工艺有关的常数，Vth是MOS器件的阈值电压。当VDD大于Vth时，td可看作与VDD成反比。

　　延迟线ADC由延迟链、寄存器组和译码电路组成，结构如图2所示。一串延迟单元组成延迟链。一种可行的延迟单元的结构如图3所示。它由一个反相器与一个或非门级联得到。每个延迟单元都有一个输入端，一个复位端和一个输出端。

　　给定一个开始信号AD_Stan，经一定时间间隔后产生一个采样脉冲信号sample，作为D触发器的控制信号。在采样信号有效时对D触发器的输入信号进行锁存，将D触发器的输出信号送至译码电路得到最后的误差信号。图4是延迟线ADC的时序图，假设图2中n=8。在采样信号有效时，AD_Start信号正好传到第5个延迟单元，于是q1～q5输出为1，q6～q8输出为0。采样电压越大，延迟时间td越小，信号传播得越快，输出的温度计码中的1的个数越多。译码电路再将温度计码转换为所需要的二进制码。延迟线ADC即通过输入电源对延迟链供电，根据延迟链延迟时间的大小来确定输入的大小。

　　3 差分延迟线ADC

　　3.1 差分延迟线ADC结构分析

　　延迟线ADC结构简单，功耗小，但易受工艺和温度环境影响，且采样信号需外部产生，增加了电路的复杂性，而且采样信号的延迟大小会影响ADC量化电平的大小，使得系统输出不易稳定。

　　差分延迟线结构是对延迟线结构的一种改进，结构图如图5所示。差分延迟线ADC由两条全同的延迟链组成，主延迟链(Primary delay-line)和参考延迟链(Reference delay-line)。参考延迟链可经主延迟链复制而来。两条差分延迟链共用一个启动信号AD_Start，使两条延迟链的工作状态完全相同。差分延迟链的两个输入分别是采样电压Vsense和基准。