用FPGA设计MP3个人数字播放机

　　引 言

　　MPEG(活动影像专业人员组织)是为数字音频确定单一编码和解码(压缩/解压缩)方法于1988年建立的。1992年,国际标准组织(ISO)和国际电工委员会(IEC)为音频和视频编码建立了MPEG1(ISO/IEC11172)标准。这使得业内在处理新数字世纪出现的各种类型音频/视频媒体时统一在单一格式上。

　　随着以数字形式存储和播放音乐的MPEG Audio Layer3(MP3)格式的发展,个人数字播放机市场开始出现巨大的发展机会。非压缩的音频磁轨的MP3数字文件只有原来磁轨大小的1/10。能保持74分钟数字音频录音时间的650Mbytes读写CD可以保持740分钟MP3压缩音频数据。

　　数字播放机的一般解决方案是采用软件形式(如基于Windows或其他OS基础上的“Internet Audio Player”)或硬件形式(如“Portable MP3 Player”)。如Diamond Multimedia公司的Rio PMP300和Rio PMP500 MP3数字播放机分别采用Actel公司的A40MX04和A40MX09 FPGA实现其特殊应用功能。FP

　　GA能满足整个系统的价格、功耗和性能要求。A40MX04提供547个逻辑模块,它们可配置做为组合逻辑或273个触发器和实现接口逻辑的69个I/O。A40MX04和A40MX09很容易满足48MHz速度要求。它们灵活的结构使系统设计人员能在每种MP3播放机中最佳地实现各种功能。

　　MP3数字播放机系统要求

　　MP3播放机有两个基本工作模式：下载模式和播放模式。在下载模式中,在PC上运行的软件允许用户下载MP3文件到播入机中的闪存卡。一旦把所有文件下载完,播放机与PC断开,并通过耳机收听下载的音乐。MP3播放机有不同的播放选择控制,如播放、快进、快倒、停止/暂停、音量控制、随机播放和重复播放功能。

　　MP3播放机包含可输入到PC的软件。软件提供用户接口以便通过PC并行端口选择、定序和下载不同音乐的MP3文件到播放机。图1示出系统级框图。

　　通过并行端口下载音乐到播放机,其速率大约为每1MB编码音乐10秒。MP3播放机的小尺寸对所有元件的物理尺寸有严格限制。另外,MP3播放机是便携、电池供电装置,需要工作在大约180mW低功率下。这两个因素对功能设计的元件选择有很大的影响。

　　用FPGA实现MP3系统

　　图2示出Rio PMP500系统框图,其中A42MX09 FPGA做为接口FPGA,它包含CPU接口、带ECC(Error Correcting Code)支持的闪存和灵巧存储器接口、时钟产生逻辑、功能控制逻辑和键功能检测逻辑单元。

　　A42MX09中的CPU I/F单元提供与系统CPU(NECD78P064GC微控制器,带集成LCD控制器)的通信通路。CPU运行在2.5MHz,控制整个系统的工作。对于任何所需要的操作,CPU唤醒系统并设置整个系统。CPU存取系统存储器和管理整个闪存的配置、编程和存取。CPU有一个到MP3处理器的接口。MP3从闪存读的数据由CPU写到MP3处理器。MP3处理器译码MP3数据并把数据送到DAC,以便模拟输出到耳机。