用于以太网物理层时钟同步PLL的VCO设计

　　0 引言

　　在以太网中，物理层芯片(Physical Layer Interface Devices，PHY)是将各网元连接到物理介质上的关键部件。负责完成互连参考模型(OSI)第I层中的功能，即为链路层实体之间进行位传输提供物理连接所需的机械、电气、光电转换和规程手段。其功能包括建立、维护和拆除物理电路，实现物理层比特(bit)流的透明传输等。物理层包括4个功能层和两个上层接口。两个上层接口为物理介质无关层接口(MII)和物理介质相关层接口(MDI)，在MII的上层是逻辑数据链路层(DLL)，而MDI的下层则直接与传输介质相连。而这些子层的正常工作都离不开一个稳定精确的时钟同步信号。PLL在物理层芯片的时钟同步应用中，要求其输出时钟带宽覆盖范围广，电压控制频率线性度好，频谱纯度高。在PLL设计过程中，VCO是最为关键的设计环节，其性能将直接决定PLL的设计工作质量。近年来，VCO相位噪声得到越来越深入的研究，各种低噪声VCO结构不断涌现，文献中提到的交叉耦合电流饥饿型VCO便是其中一种。电流饥饿是指电路单元的电流受到电流源的钳制而不能达到其应有的最大值。本文在其基础上采用了一种有效控制电压变换电路，保证原有电路优点的同时扩展了线性度，提高抗噪声能力，有效降低了相位噪声。

　　1 VCO延迟单元工作原理

　　图1所示为电流饥饿型VCO中的单级结构。PNP管M1和NPN管M2是延迟单元的组成部分，Ictrl是用于控制电容的放电电流Id1和充电电流Id2，他们是构成环形振荡器的每一级。Ictrl控制着流过M1管和M2管的电流，所以由M1管和M2管构成的延迟单元处于电流饥饿状态。每一级迟单元处于电流饥饿状态。每一级的电流都由同一个电流源所镜像，所以Id1=Id2同时电流大小由输入控制电流Ictrl控制。

　　反相延迟主要是2个原因：一个是RC的充电时间;另一个是反相器的预置电压。而这2个延迟时间的产生都是可以通过调整宽长比来实现。环形反相的次数必须是奇数，这样电路才不会锁定导致振荡失败。而差动结构的振荡器级电路数可以是偶数，只要将其中的一级接成不反相的。这种灵活性是差动电路优于单端电路的一个优点。

　　2 电流饥饿型VCO

　　如图2所示VCO由11级单端反相延时单元组成的差分电流饥饿型环型振荡器结构，11级差分反相延迟单元，交叉耦合输出结构转为单端输出，其振荡电压可达到全摆幅。交叉耦合、栅极接地的P管，在两个环之间加入一个反相器，使它们的输出信号相位差为180°。为了在上电的时候能立即使两个振荡器同步并保持180°的输出相差，这两个门的尺寸必须设得比较大以便有足够大的驱动能力。这种结构能够有效地抑制环境噪声包括电源和衬底噪声的影响，因此具有良好的抗噪能力。在设计环型振荡器时，应充分考虑每级输入输出点的电容负载，保证每一级的延时都相同，这样每个输入输出点的振荡频率才能相同。