基于PCMCIA的ARINC429通信卡设计

　　1 引言

　　ARINC429 总线是广泛应用在航空电子系统中的一种通讯总线。PCMCIA/JEIDA接口是一种广泛应用在数码电子产品和便携式计算机上的PC 卡接口规范。在航空通信系统中使用便携式计算机进行通信调试，应用FPGA 来实现PCMCIA 规范接口并完成通信，使板卡具有体积小、性能高、可靠性好的特点。板卡在航空领域应用，方便了现场调试。

　　2 设计思路

　　2. 1 通信卡总体结构设计

　　通信板卡功能的实现核心是FPGA 内部电路的设计，图1 就是FPGA 内部设计图梗概。设计采用PCMACIA 接口的16 根数据线与16 根地址线，可用存储空间达64KB，但使用的只是其中一小部分。

　　PCMCIA 规范规定16 位PC 卡有两种模式，MEMORYONLY 模式和I /O AND memory 模式，MEMORYONLY 模式只适用于纯粹做存储卡的PC 卡设备。设计采用I /O AND MEMORY 模式，但采用的只是MEMORY 操作，这相当于在MEMORY 空间里实现了一个设备，这个设备用来完成PCMCIA 主机和ARINC429 芯片的通信。

　　FPGA 内部要实现与HOST 主机连接的PCMCIA接口逻辑。PCMCIA 规范将卡的存储空间分为ATTRIBUTE MEMORY 和COMMON MEMORY 两部分，ATTRIBUTE MEMORY 主要用来实现卡的配置，在这里边实现了卡信息结构，以及配置寄存器，而在COMMON MEMORY 实现了用于与DEI1016 通信的设备。

　　在 FPGA 内部实现逻辑时，PCMCIA 接口部分相当于主设备，而内部的寄存器、ARINC429 设备都是从设备，在FPGA 内部必须实现对寄存器读写，对ARINC429 通信控制信号的时序，对ARINC429 接口的读写时序的实现是个重点。为了实现从DEI1016芯片接收数据，在FPGA 内部实现了一个64* 16bit的FIFO，待FIFO 半满时向PCMCIA 主机发出中断信号，主机从FIFO 中读走数据。由于从接受ARINC429 接口接收数据的时序比较复杂，采用状态机来实现。向DEI1016 发送数据时，由于DEI1016 内部有一个8* 32bit 的FIFO，PCMCIA 的数据线和ARINC429 的数据线都是16 位的，可以直接发送，一些控制信号可以通过寄存器操作或MEMORY 地址操作实现。

图1 通信卡总体结构框图

　　2. 2 PCMCIA 接口设计

　　2. 2. 1 PCMCIA/JEIDA 规范

　　PCMCIA/JEIDA 是由个人电脑存储卡国际组织和日本电气工业协会提出并推广的一个便携式卡接口规范。其特性如下:

　　( 1) 16 /32 位数据线

　　( 2) 20MB /S( 132MB /S) 速率，宽度周期100NS

　　( 3) 支持8 位/16 位DMA 操作

　　( 4) 兼容PCMCIA2. 1 /JEIDA4. 2 以及更早的版本，兼容32 位卡插槽

　　( 5) 硬件探测卡电压需求可以是5V，3. 3V，或更低

　　( 6) 支持多功能卡