高速列车受电弓的低马赫数过渡式空腔射流降噪研究
受电弓及其空腔部位是高速列车主要的气动噪声源,降低这种噪声尤为重要。在以往的高速列车气动噪声研究中,对受电弓空腔部位的关注较少。针对高速列车受电弓及其空腔气动降噪问题,文中采用数值计算方法,研究简化的高速列车模型在350 kmh-1下,受电弓空腔前缘射流降噪处理方式的流场特性和噪声传播规律。结果表明,在纯空腔前缘施加射流可以显著降低空腔内和受电弓附近的非定常流动,当射流速度为27 ms-1时,空腔后壁声源在空腔顶部和侧部辐射噪声的声压级降低最大值为5 dB,受电弓侧面监测点的噪声显著降低。文中研究为低马赫数下的过渡式空腔射流降噪研究提供了参考。
高速列车受电弓气动噪声分析与空腔降噪研究
随着高速列车运行速度的不断提高,受电弓气动噪声也愈加严重。针对这一问题,文中采用LES大涡模拟、边界层噪声源模型和FW-H声类比法,通过建立某型号受电弓局部1∶1气动噪声分析模型进行数值模拟。文中研究了受电弓各部位的气动噪声贡献量,还探究了针对较大噪声位置空腔采用射流降噪方法的降噪效果。结果表明,当网格总数为4323万个时,数值模拟精确度满足要求。受电弓空腔上游和空腔中部绝缘子是气动噪声的主要来源。在射流降噪前后,空腔内部气动噪声均为宽频带噪声,主要能量集中在0~4500 Hz。对250 kmh-1行驶速度下的空腔进行主动射流降噪,距列车25 m远处的垂向监测点声压级最小值为81.65 dB,比降噪前降低了2.64 dB。
基于ARM和FPGA的嵌入式高速图像采集存储系统
文中设计实现了基于ARM和FPGA的嵌入式高速图像采集存储系统,采用双SRAM“乒乓”读写操作和嵌入式CF卡存储等方法,解决了嵌入式图像实时采集存储的难题,提高了图像采集的速度和应用领域,具有实际的使用价值。
CPCI数据总线接口的设计与实现
通过在FPGA中编写Verilog HDL语言控制CPCI协议转换芯片,从而实现与CPCI总线之间的高速通信。实验结果证明,该设计方案工作稳定、传输速度快、数据准确,并可扩展到其他需要通过CPCI总线的嵌入式系统中。
嵌入式系统的SD卡接口技术分析与研究
SD卡是一种基于半导体快闪记忆器开发的新一代记忆设备,被广泛应用于各种便携装置上,许多嵌入式设备也选择使用SD卡提高系统的稳定性、降低成本。文中分析了嵌入式系统的特点,然后,就基于嵌入式系统的SD卡接口硬件设计和软件设计进行了探讨。
基于MAX7456的视频电子分划叠加系统设计
根据视频图像电子叠加原理,完成了屏幕存储映射方式的电子十字分划线及提示符的叠加。该系统由STC12C5608单片机、MAX7456视频叠加芯片、电源电路组成。外围电路简单,实现了叠加图像与场景图像同显、十字分划位置可控二维满屏移动,便于在轻武器上安装使用。该系统在武装机动平台控制系统上得到应用。
基于ATT7022B高精度智能电表的设计
提出一种基于多功能防窃电基波谐波三相电能计量芯片ATT7022B和低功耗单片机STC89C51的电表实现方案。该设计用高精度计量芯片ATT7022B进行电压、电流、电量等各项参数的采集,设计的电能表具有高精度、低功耗、防窃电等特点。所设计的电能表也可作为配电监控终端单元,同时具有灵活的远程校表功能。
基于SOPC基本信号产生器的设计与实现
介绍一种基于SOPC的基本信号产生器的设计技术,以Altera公司EP1C6Q240C8为硬件核心,把软核CPU嵌入到FPGA之中构成片上系统(SOPC),并结合存储电路、高速DAC电路、LCD电路、键盘电路、JTAG配置电路以及电源电路等进行了硬件电路的设计,以此实现基本信号产生器。阐述了各主要模块设计方案,并给出软硬件测试图。通过示波器观察,满足了系统设计要求,达到预期目标。
矿井提升机制动装置的PLC控制
分析了矿井提升机液压站制动装置的事故原因,结合液压站的工作原理,探讨了采用PLC电控系统的控制过程及注意事项。并根据制动系统的可靠性分析对其进行改进,改进后的电控系统可靠性得到提高,现场设备的相互匹配性得到增强,还可灵活地实现各种功能的变更。
一种双模双待USB接口数据卡的低功耗设计
针对市场上双模双待消费类电子产品技术解决方案功耗大的缺点,提出了一种新的技术解决方案,该技术方案在降低产品成本的同时,也降低了消费类电子产品的功耗,提高了产品的可靠性和用户体验。